Modalità d'esame
L'esame consiste di un'unica prova orale in data da concordarsi con il docente.
Lo svolgimento del progetto sui linguaggi di descrizione dell'hardware (VHDL/Verilog e SystemC) costituisce condizione vincolante per l'ammissione al sostenimento della prova orale.
