# Elettronica dei Sistemi Digitali e Laboratorio di Elettronica

Corso di Laurea in Informatica e Tecnologie Fisiche Innovative Anno Accademico 2008-2009 > Periodo didattico: I trimestre dal 22 Settembre al 29 Novembre 2007

➤ Aula lezioni di teoria : F4

➤ Laboratorio di Elettronica : F3

➤ Titolare del corso: dott. Mirco Andreotti

➤ Email: mandreot@fe.infn.it

➤Tel. Uff.: 0532/974328

➤ Studio: stanza Dip. Di Fisica C228

Orario: Mar 9:00 - 11:00 (aula F4) INFO + TFI

Mer 9:30 - 13:30 (Lab F3) INFO

Gio 9:00 – 13:00 (Lab F3) TFI

#### Testi consigliati:

- Stampe e/o fotocopie delle dispense (disponibili online all'indirizzo <a href="http://df.unife.it/u/mandreot">http://df.unife.it/u/mandreot</a> oppure dal sistema di gestione delle dispense dal sito UNIFE)
- ➤ P. Horowitz, W. Hill "The Art of Electronics", Cambridge University Press, New York (1980)
- R. Giometti, F. Frascari "Elettronica, La Logica", Calderini, Bologna (1990)
- ➤ J. Millman, "Circuiti e sistemi microelettronici", Bollati Boringhieri, Torino (1985)

#### Svolgimento del corso:

- > Lezioni teoriche con qualche avanzato elemento di matematica per un approccio approfondito all'algebra di Boole
- > lezioni di laboratorio pratico
- > lezioni di laboratorio con simulazione
- > progetto da realizzare in gruppo

#### Modalità d'esame:

- ➤ se presenze in laboratorio > 50%
  - ➤ Test a risposta multipla per l'ammissione all'orale
  - ➤ Orale sul progetto finale e programma del corso (il numero di domande varia da esame a esame)
- ➤ se presenze in laboratorio < 50%
  - > Pratico + Test + Orale
- ➤ in appelli ufficiali
- > fuori appello, previo accordo con la commissione

#### Frequenza:

> non c'e' obbligo di frequenza

#### **Elettronica Digitale**

#### 1. Strumenti matematici per l'elettronica digitale

- ➤Introduzione alle grandezze fisiche che interessano l'elettronica
- ➤Introduzione ai sistemi elettronici digitali
- ➤ La logica dei sistemi elettronici digitali
- > Sistemi di numerazione
- ➤ Algebra di Boole + trattazione matematica matriciale

#### 2. Elettronica digitale combinatoria

- ➤ Operatori elementari: porte logiche NOT, AND, OR, NAND, NOR, EXOR, EXNOR; porte con bit di abilitazione ed inibizione (ENABLE, INHIBIT); l'universalità delle porte logiche NAND e NOR.
- Cenni sui circuiti integrati: gruppi, famiglie e caratteristiche.
- > introduzione al simulatore circuitmaker
- > Studio di circuiti logici combinatori.
- Comparatori digitali, MUX, DEMUX
- ➤ Convertitore BCD 7 segmenti

#### **Elettronica Digitale**

#### 3. Elettronica digitale sequenziale

- ➤ Studio di circuiti logici sequenziali
- ➤ Celle di memoria, FLIP-FLOP S-R, FLIP-FLOP J-K, FLIP-FLOP J-K Master-Slavel, FLIP-FLOP Delay, FLIP-FLOP Toggle
- ➤ Contatori asincroni, contatori sincroni, rigistri a scorrimento (Shift Register)
- Funzionamento SISO, SIPO, PIPO, PISO

#### 4. Applicazioni di elettronica digitale

- ➤ Comparatori a più bit
- > Sommatori e sottrattori

#### 5. Tipi di circuiti integrati e applicazioni

- ➤ I transitor: circuiti digitali con uscite Totem-Pole, Open-Collector, Three-State
- ➤ Bus dati per la comunicazione di dati fra sistemi diversi
- Studio dell'unità aritmetico-logica (ALU)
- Contatori di impulsi a 3 cifre

#### Cenni di Elettronica Analogica

#### 1. Strumenti matematici e fisici per l'elettronica analogica

- > Funzioni periodiche
- ➤ Sviluppo in serie di Fourier
- ➤ Alcune forme d'onda particolari
- Grandezze fondamentali dell'elettronica analogica

#### 2. Dispositivi elettrici fondamentali e risoluzioni delle reti elettriche

- > Resistenze, condensaori, induttanze
- Leggi e teoremi per l'elettronica analogica
- > Funzionamento delle reti elettriche in regime sinusoidale

#### 3. Trattazione di particolari applicazioni di interesse pratico

- > Partitore di tensione
- ➤ Convertitore Digitale-Analogico
- Circuiti R-C e C-R e loro utilizzo come filtri
- Partitori capacitivi e compensati

#### Esperienze di Laboratorio Parte I

#### Programma del corso

- ➤ D-1
  - o Operazione con le porte logiche elementari
  - o Verifica del teorema di De Morgan
  - o Flusso di segnali digitali (gate)
- ➤ D-2
  - o Realizzazione di un True/Invert
  - o Realizzazione di EXOR (EXNOR) con sole porte NAND (NOR)
  - o Funzione di uguaglianza
  - o Comparatore digitale a un bit
- ➤ D-3
  - o MUX (Multiplexer)
  - o DeMUX (DeMultiplexer)

# ?

#### Esperienze di Laboratorio Parte II

- ➤ D-4
  - o Operazioni con i FLIP-FLOP SR
  - o Operazioni con FLIP-FLOP con ENABLE
  - o Master-Slave non trasparente
  - o Master-Slave Toggle
- > D-5
  - o Operazioni con FLIP-FLOP JK
  - o Realizzazione di un contatore binario
  - o Realizzazione di un registro a scorrimento
  - o Funzioni SISO, SIPO, PIPO, PISO

#### Esperienze di Laboratorio Parte III

- > D-6
  - o Realizzazione di un comparatore a più bit
  - o Realizzazione di un sommatore

#### Esperienze di Laboratorio Parte IV

- > D-7
  - o Utilizzo dei dispositivi Totem-Pole, Open-Collector e Tristate
  - Comunicazione tramite bus tristate



- ➤ D-8
  - Trasmissione dati da tastiera
- > D-9
  - o Utilizzo dell'unità aritmetico-logica (ALU)
- > D-10
  - o Realizzazione di un contatore di impulsi a 3 cifre.

## Laboratorio di Elettronica Elettronica Digitale

#### Parte I

Corso di Laurea in TFI Anno Accademico 2007-2008

#### •ELETTRONICA

perché ci interessa?

#### SISTEMI TIPICI

sistema informatico impianti HIFI

#### **SEGNALI**

analogici digitali

#### •APPROCCIO SISTEMISTICO

sistemi

→→ sistema per la misura della velocità del suono

apparati

**→→** Oscilloscopio

blocchi funzionali

→→ amplificatore, trigger di Schmidt, alimentatori...

schemi circuitali

→→ molto complessi

componenti


→→ molto pochi e ricorrenti:

circ. integrati e componenti


Riduce tutto, a qualunque livello, al concetto di blocco funzionale:

radio, TV, stereo, strumentazione varia.....

A.A. 2008-09 1° trimestre Dott. M. Andreotti



#### IL BLOCCO FUNZIONALE



#### Proprietà generali dei blocchi:

È completamente determinato dalla funzione che lega le variabili di ingresso e di uscita

#### Possono essere:

Digitali : elettronica digitale


Analogici : elettronica analogica

Di conversione : A/D & D/A

#### Possono anche essere:

Lineari e non lineari

#### **ESEMPI**




#### Segnali Digitali/Analogici

Segnale |



Segnale elettrico caratterizzato da certe grandezze:

- Tensione V (V) (differenza di potenziale elettrico)
- corrente I (A) (movimento di elettroni)
- tempo (s)





#### Segnali <u>Digitali</u>/Analogici

- ✓ Valori della tensione in funzione del tempo:
  - ☐ tensione continua di una pila (in funzione del tempo è una retta)
  - ☐ tensione alternata della rete domestica (sinusoide)
- ✓ segnale analogico: può assumere tutti i valori di tensione
- ✓ <u>segnale digitale: può assumere solo due valori di tensione</u>
  - > i 2 valori dipendono dalla famiglia di segnali che si usano
  - > e dalla logica

• due livelli di tensione:  $V_{HIGH}$  (H)/  $V_{LOW}$  (L)

#### •famiglie logiche:

TTL, HTL,ECL, MOS,CMOS....

• logica

positiva:  $H \rightarrow T/1$ ,  $L \rightarrow F/0$ 

negativa: L  $\rightarrow$ T/1, H  $\rightarrow$ F/0

•funzioni logiche

le stesse per tutte



Family	Basic gate	Fanout	Pd (mW/gate)	Noise immunity	Prop. delay (ns/gate)	Clock (MHz)
${ m TTL}$	NAND	10	10	VG	10	35
TTL-H	NAND	10	22	VG	6	50
TTL-L	NAND	20	1	VG	33	3
TTL-LS	NAND	20	2	VG	9.5	45
TTL-S	NAND	10	19	VG	3	125
TTL-AS	NAND	40	10	VG	1.5	175
TTL-ALS	NAND	20	1	VG	4	50
ECL 10K	OR-NOR	25	40-55	P	2	>60
ECL100K			40-55	P	0.75	600
MOS	NAND	20	0.2-10	G	300	2
74C	NOR/NAND	50	0.01/1	VG	70	10
74HC	NOR/NAND	20	0.0025/0.6	VG	18	60
74HCT	NOR/NAND	20	0.0025/0.6	VG	18	60
74AC	NOR/NAND	50	0.005/0.75	VG	5.25	100
74ACT	NOR/NAND	50	0.005/0.75	VG	4.75	100
A.A. 2008-09 1° trimestre			Dott. M. And		19	

#### PERCHE' APPROCCIO SISTEMISTICO?

- sistema = blocco
- blocco di natura elettronica


#### PERCHE' PRIMA L' ELETTRONICA DIGITALE?

- più facile
- non richiede nozioni preliminari
- candidato ideale al tipo di approccio
- due soli stati (variaili di ingresso: tensioni)

#### Sistemi di Numerazione

- Numero
  - concetto non primitivo
  - serve per "quantificare" la realtà
- Sistema di numerazione:
  - insieme finito di simboli
  - simboli organizzati in sequenze secondo "regole"

Il sistema più antico è (forse) quello egizio ed ha circa 5000 anni. E' di tipo decimale con simboli ripetuti per i multipli di una stessa quantità.



• I Sumeri avevano l' unità numerica fondamentale che corrisponde al nostro 60

nostro sistema di misura degli angoli?

#### Non hanno lo zero ed i simboli sono posizionali

 lo zero introdotto forse nella civiltà indiana e poi arriva in Europa portato dagli Arabi

22

- I simboli da noi usati oggi (indo-Arabi) risalgono al X secolo
- I numeri frazionari arrivano solo nel XVI secolo
- Il punto decimale viene introdotto verso la metà del XVII secolo

#### I sistemi di numerazioni usati sono caratterizzati da:

Posizionale: sistema in cui il valore associato ad ogni simbolo dipende dalla sua posizione nella "stringa"

Basi: numero di simboli usati nella numerazione

Peso: il fattore per cui il simbolo (numero) deve esse moltiplicato per potere essere confrontato con gli altri simboli (numeri): potenza ad esponente variabile della base del sistema di numerazione

#### Vediamo alcuni esempi →

#### Sistema decimale:

- è in base 10
- 10 simboli: 0-9
- è posizionale

**Esempio:** 4518,23

4 5 1 8, 2 3 10<sup>3</sup> 10<sup>2</sup> 10<sup>1</sup> 10<sup>0</sup>, 10<sup>-1</sup> 10<sup>-2</sup>

Che significa:

4000+500+10+8+0,2+0,03

#### Sistema binario:

- è in base 2
- 2 simboli: 0,1
- è posizionale

**Esempio: 1001,01** 

1 0 0 1, 0 1 2<sup>3</sup> 2<sup>2</sup> 2<sup>1</sup> 2<sup>0</sup>, 2<sup>-1</sup> 2<sup>-2</sup>

Che significa:

8+0+0+1+0+0.25


In generale in base "R":

$$N = C_{n-1} \cdot R^{n-1} + C_{n-2} \cdot R^{n-2} + \dots + C_0 \cdot R^0 + C_{-1} \cdot R^{-1} + \dots$$

#### Come si passa da un sistema all' altro?

✓ Binario → Decimale 
$$(1100101)_2 =$$

$$1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = (101)_{10}$$



#### Sistema ottale:

- è in base 8
- 8 simboli: 0-7
- è posizionale

**Esempio:** (514,23)<sub>8</sub>

5 1 4, 2 3 8<sup>2</sup> 8<sup>1</sup> 8<sup>0</sup>, 8<sup>-1</sup> 8<sup>-2</sup>

Esempio: (456)<sub>8</sub>

110011101110

#### Sistema esadecimale:

- è in base 16
- 16 simboli: 0-9,A,B,C,D,E,F
- è posizionale

Esempio: (3AFF9)<sub>16</sub>

3 10 15 15 9 16<sup>4</sup> 16<sup>3</sup> 16<sup>2</sup> 16<sup>1</sup> 16<sup>0</sup>

Esempio:(B7F)<sub>16</sub>

1011101111111

#### Il sistema binario

- è in base 2
- 2 simboli: 0,1
- è posizionale

### Regole pratiche:

Somma 
$$0 + 0 = 0$$
  
 $0 + 1 = 1$   
 $1 + 1 = 10$  (0 con riporto di 1)  
Sottrazione  $0 - 0 = 0$   
 $1 - 0 = 1$   
 $1 - 1 = 0$   
 $0 - 1 = 1$  con richiamo di 1

#### Alcuni esempi:

la sottrazione è complicata

#### → introduciamo la COMPLEMENTAZIONE

#### **Complementazione**

- Decimale -- a 9 dato xxx il suo complemento a 9 è 999-xxx -- a 10 dato xxx il suo complemento a 10 è 1000-xxx (complemento a 9 + 1)

- Binario -- a 1 dato xxx il suo complemento a 1 è 111-xxx -- a 2 dato xxx il suo complemento a 2 è 1000-xxx (complemento a 1 + 1)

→ anzichè eseguire una sottrazione utilizziamo un'alternativa:

- Decimale
  - 1) eseguiamo il complemento a 10 del minuendo
  - 2) se sottraendo > minuendo: a) sommiamo al sottraendo 1)
    - b) scartiamo l'eventuale riporto
    - se sottraendo < minuendo: a) sommiamo al sottraendo 1)
      - b) eseguiamo il complemento a 10 del risultato
      - c) ne cambiamo il segno

- Binario
  - 1) eseguiamo il complemento a 2 del minuendo
  - 2) se sottraendo > minuendo: a) sommiamo al sottraendo 1)
    - b) scartiamo l'eventuale riporto
    - se sottraendo < minuendo: a) sommiamo al sottraendo 1)
      - b) eseguiamo il complemento a 2 del risultato
      - c) ne cambiamo il segno

#### - Esempio Decimale sottrendo > minuendo 457 -457 + $129 = \rightarrow \text{compl}(10) \rightarrow 871 =$ sottraendo < minuendo 129 +129 - $547 = \rightarrow \text{compl}(10) \rightarrow 453 =$ 582 compl(10)← $418 \rightarrow CHS \rightarrow -418$

- Esempio binario  
sottrendo > minuendo  

$$1100 - 1100 + 1100 + 1101 = 1001 = 1001$$
  
sottraendo < minuendo  
 $101 - 101 + 11011 = 10101 = 101010$   
 $10110 \rightarrow CHS \rightarrow -10110$ 

#### - Esempio Decimale

$$457 - \underbrace{129 =} \rightarrow \text{compl}(10) \rightarrow \underbrace{871 =} = xxx - 1000 + 1000 - yyy = \\ = xxx - 1000 + yyy_{10} = \\ = [xxx + yyy_{10}] - 1000$$

xxx - yyy =


#### sottraendo < minuendo

$$129 - 129 + 547 = \rightarrow \text{compl}(10) \rightarrow 453 = 582$$

$$\text{compl}(10) \rightarrow 418 \rightarrow \text{CHS} \rightarrow -418$$

- L'esempio binario è del tutto analogo a quello decimale

- -Perchè tutta questa confusione con complementi a 1 o a 2 e poi cambi di segno etc etc?
  - → è un modo per avere sempre operazioni con risultati positivi
    - → situazione meglio gestibile nella realizzazione pratica di circuiti elettronici per la realizzazione delle operazioni.
    - → ne studieremo i dettagli più avanti



Un primo progetto per l'esame finale

#### Significato matematico della complementazione in generale (decimale)

$$xxx - yyy =$$

$$= xxx - 1000 + 1000 - yyy =$$

$$= xxx - 1000 + yyy_{10} =$$

$$= [xxx + yyy_{10}] - 1000$$

$$xxx - yyy =$$

$$= xxx - 999 + 999 - yyy =$$

$$= xxx - 999 + yyy_9 =$$

$$= [xxx + yyy_9] - 999 =$$

$$= (-1) \cdot [xxx + yyy_9]_9 =$$

$$= (-1) \cdot [xxx + yyy_9]_{10} + 1 = \dots$$

$$xxxx - yy =$$

$$= xxxx - 10000 + 10000 - yy = xxx - 10000 + yy_{10}$$

$$= xxxx - 9999 + 9999 - yy = xxx - 9999 + yy_{9}$$

Per seguire le regole di prima Il complemento si effettua guardando al membro con maggior numero di cifre

#### Significato matematico della complementazione in generale (binario)

$$xxx - yyy =$$
=  $xxx - 1000 + 1000 - yyy =$ 
=  $xxx - 1000 + yyy_2 =$ 
=  $[xxx + yyy_2] - 1000$ 

$$xxx - yyy =$$

$$= xxx - 111 + 111 - yyy =$$

$$= xxx - 111 + yyy_1 =$$

$$= [xxx + yyy_1] - 111 =$$

$$= (-1) \cdot [xxx + yyy_1]_1 =$$

$$= (-1) \cdot [xxx + yyy_1]_2 + 1 = \dots$$

$$xxxx - yy =$$

$$= xxxx - 10000 + 10000 - yy = xxx - 10000 + yy_2$$

$$= xxxx - 1111 + 1111 - yy = xxx - 1111 + yy_1$$

Per seguire le regole di prima Il complemento si effettua guardando al membro con maggior numero di cifre

#### Qualche trucchetto per la complementazione

- → in generale è più facile complementare a 9(1) piuttosto che a 10(2)
  - → se serve complementare a 10(2), ma ci riesce più facile complementare a 9(1) allora:

$$xxx_{10} = 1000 - xxx = 999 - xxx + 1$$
$$xxx_2 = 1000 - xxx = 111 - xxx + 1$$

→ complementiamo a 9 (o 1) quindi sommiamo 1 e otteniamo il complemento a 10 (o 2). → nella differenza si complementa al membro con maggior numero di cifre per avere più semplicità di calcolo:

$$\begin{aligned} xxxx - yy &= xxxx - 100 + 100 - yy &= \\ &= \left[ xxxx - yy_{10(2)} \right] - 100 &= zzzz - 100 \end{aligned}$$

→zzzz-100 risulta semplice ma implica sempre una sottrazione mentre dalle regolette precedenti eliminavamo solo il riporto, come si avrebbe in questo caso:

$$xxxx - yy = xxxx - 10000 + 10000 - yy =$$

$$= \left[ xxxx - yy_{10(2)} \right] - 10000 = 1zzzz - 10000$$

→ in questo modo il riporto c'è sempre →

il riporto c'è sempre →

$$xxxx < 10000 ; yy < 10000 ; xxxx > yy$$

$$\Rightarrow xxxx - yy < 10000$$

$$\Rightarrow xxxx - yy = xxxx - 10000 + 10000 - yy = 10000 + (xxxx - yy) - 10000$$

Compreso tra 10000 e 11111 (o in decimale 19999)

Sarà oggetto di altre discussioni più approfondite

... riprendiamo con l'elettronica ...

#### PERCHE' L' ELETTRONICA DIGITALE?

- più facile (dell'analogica)
- non richiede nozioni preliminari
- candidato ideale al tipo di approccio
- <u>due soli stati</u> (variaili di ingresso: tensioni)

fisici: H,L logici: T,F(1,0;).. sec. i gusti

# ✓ la logica usata:

# **ALGEBRA DI BOOLE**

- > costanti: 0,1; T,F; H,L.....
- > variabili: x,y,z.... ma ognuna ha 2 soli valori!
- ➤ funzioni: f(x,y,....) ...come sopra
- > solo 3 operazioni (fondamentali):

NOT (\_, \_\_) agisce solo su 1 var, cost. o funzione

AND (X,\*,•) agisce su 2 o più var, cost. o funzioni

OR (+) agisce su 2 o più var, cost. o funzioni

# Simboli usati

$$X \rightarrow \mathsf{NOT}$$

$$A + B \rightarrow + \rightarrow$$
 OR logico e non somma algebrica

$$A \cdot B \rightarrow \cdot$$
 AND logico e non prodotto algebrico

✓ saranno esplicitamente indicati i casi in cui i simboli + e · vengano essere usati come operazioni aritmetiche anzichè logiche

# **Operatori logici**

Somma (OR) 
$$A+B+C+...=0$$
 se tutte le var = 0

$$A+B+C+...=1$$
 se almeno una var = 1

Prodotto (AND) 
$$A \cdot B \cdot C \cdot ... = 0$$
 se almeno una var = 0

$$A \cdot B \cdot C \cdot \dots = 1$$
 se tutte le var = 1

Complemento (NOT) 
$$A = 0 \rightarrow A = 1$$

$$A=1 \rightarrow \overline{A}=0$$

# **Postulati**

1) 
$$A = 0$$
  $o A = 1$  5)  $0 + 0 = 0$ 

$$2) 0 \cdot 0 = 0$$

$$3)1 \cdot 1 = 1$$

$$4)1 \cdot 0 = 0 \cdot 1 = 0$$

$$5) 0 + 0 = 0$$

6) 
$$1 + 0 = 0 + 1 = 1$$

$$7) 1 + 1 = 1$$

# Proprietà & Teoremi

commutativa 1) 
$$A + B = B + A$$
  $A \cdot B = B \cdot A$  associativa 2)  $(A + B) + C = A + (B + C)$   $(A \cdot B) \cdot C = A \cdot (B \cdot C)$  distributiva 3)  $A \cdot (B + C) = A \cdot B + A \cdot C$   $A + (B \cdot C) = (A + B) \cdot (A + C)$  Non vale per l'algebra dei numeri reali

idempotenza 4) 
$$A + A = A$$
  $A \cdot A = A$   
involuzione  $5$ )  $A = A$   
applicazione  $\Rightarrow 6$ )  $A + (A \cdot B) = A$   
 $A \cdot (A + B) = A$ 

# Proprietà & Teoremi

#### dimostrazione

3b) 
$$A + (B \cdot C) = (A + B) \cdot (A + C)$$
  
 $(A + B) \cdot (A + C) =$   
 $A \cdot A + A \cdot C + A \cdot B + B \cdot C =$   
 $A \cdot (1 + C + B) + B \cdot C = A + B \cdot C$ 

dimostrazione 6a) 
$$A + (A \cdot B) = A$$

6b) 
$$A \cdot (A + B) = A$$

6a) 
$$A + (A \cdot B) = (A + A) \cdot (A + B) =$$

6b) 
$$A \cdot (A + B) = A \cdot A + A \cdot B = A + A \cdot B = A \cdot (1 + B) = A$$

identità 7 ) 
$$0+A=1\cdot A=A$$
 dominanza 8)  $1+A=1$   $0\cdot A=0$  complementazione 9 )  $\overline{A}+A=1$   $\overline{A}\cdot A=0$  assorbimento 10 )  $A+\overline{A}B=A+B$   $A\cdot (\overline{A}+B)=A\cdot B$ 

# Teorema di: DE MORGAN

11 ) 
$$\overline{(A + B)} = \overline{A} \cdot \overline{B}$$
  
 $\overline{A \cdot B} = \overline{A} + \overline{B}$ 

# Teorema di: DE MORGAN

1)
$$\overline{A + B} = \overline{A} \cdot \overline{B}$$
  
2) $\overline{A \cdot B} = \overline{A} + \overline{B}$ 

#### Dimostrazione algebrica della 1

- Ricordiamo la proprietà  $X \cdot \overline{X} = 0$
- ponendo  $X = \overline{A} \cdot \overline{B} \Rightarrow \overline{A} \cdot \overline{B} \cdot (\overline{\overline{A} \cdot \overline{B}}) = 0$
- se è vera l'uguaglianza 1 del teorema di De Morgan allora facendo la seguente sostituzione, la precedente uguaglianza non deve cambiare:  $(\overline{A \cdot B}) = \overline{A + B} = A + B$
- •Verifichiamo quindi che  $\overline{A} \cdot \overline{B} \cdot (A+B) = 0$

$$\overline{A} \cdot \overline{B} \cdot (A + B) = \underbrace{\overline{A} \cdot A}_{=0} \cdot \overline{B} + \overline{A} \cdot \underbrace{\overline{B} \cdot B}_{=0} = 0 + 0 = 0$$

# Teorema di: DE MORGAN

#### Dimostrazione algebrica della 2

- Ricordiamo la proprietà  $X \cdot \overline{X} = 0$
- ponendo  $X = \overline{A} + \overline{B} \Longrightarrow \left(\overline{A} + \overline{B}\right) \cdot \left(\overline{\overline{A} + \overline{B}}\right) = 0$
- se è vera l'uguaglianza 2 del teorema di De Morgan allora facendo la seguente sostituzione, la precedente uguaglianza non deve cambiare:
- •Verifichiamo quindi che  $(\overline{A} + \overline{B}) \cdot (A \cdot B) = 0$

$$(\overline{A} + \overline{B}) \cdot (A \cdot B) = \underbrace{\overline{A} \cdot A}_{=0} \cdot B + A \cdot \underbrace{\overline{B} \cdot B}_{=0} = 0 + 0 = 0$$

# Significato del Teorema di DE MORGAN

✓ In generale ogni funzione booleana è una qualsiasi combinazione di operazioni logiche di base (AND, OR e NOT) fra un certo numero di variabili:

$$f(A, B, C...; +, \cdot, \overline{C}) = A \cdot (B + \overline{C}) + \overline{A \cdot \overline{C}}...$$

1) negando la prima uguaglianza del teorema otteniamo:

$$\overline{\overline{A+B}} = \overline{\overline{A} \cdot \overline{B}} \Rightarrow A+B = \overline{\overline{A} \cdot \overline{B}}$$

Questa uguaglianza dice che ogni OR logico può essere ottenuto con un'opportuna combinazione di AND e NOT

- → In una funzione ogni OR può essere sostituito con l'opportuna combinazione di AND e NOT
  - → Ogni funzione può essere espressa in termini di 2 sole operazioni logiche, cioè AND e NOT, anziché delle 3 di base.

2) negando la seconda uguaglianza del teorema otteniamo:

$$\overline{\overline{A \cdot B}} = \overline{\overline{A} + \overline{B}} \Rightarrow A \cdot B = \overline{\overline{A} + \overline{B}}$$

Questa uguaglianza dice che ogni AND logico può essere ottenuto con un'opportuna combinazione di OR e NOT

- → In una funzione ogni AND può essere sostituito con l'opportuna combinazione di OR e NOT
  - → Ogni funzione può essere espressa in termini di 2 sole operazioni logiche, cioè OR e NOT, anziché delle 3 di base.



La 1 dice che

→ Ogni funzione può essere espressa in termini di 2 sole operazioni logiche, cioè AND e NOT, anziché delle 3 di base.

La 2 dice che



1)
$$\overline{A + B} = \overline{A} \cdot \overline{B}$$
  
2) $\overline{A \cdot B} = \overline{A} + \overline{B}$ 

### Il Teorema di De Morgan dice che:

# Ogni funzione booleana può essere espressa in termini di 2 sole operazioni logiche:

$$\underline{\mathsf{AND}\,\mathsf{e}\,\mathsf{NOT}}\quad f(+,\cdot,^-) = f'(\cdot,^-)$$

### **OPPURE**

OR e NOT 
$$f(+,\cdot,^-)=f'(+,^-)$$

anziché delle 3 di base AND, OR e NOT.

Vedremo in termini di circuiti il vantaggio pratico di questo teorema fondamentale.

# **FUNZIONI LOGICHE:**

si rappresentano in tabelle della verità o



con espressioni algebriche

2<sup>n</sup> combinazioni

Tutte le possibili combinazioni fra le variabili.

Date n variabili che possono assumere solo 2 valori, il numero totale di possibili combinazioni è 2<sup>n</sup>

l	A	В	F(A,B)
	0	0	$F_1$
	0	1	$oxed{F_2}$
	1	0	$F_3$
	1	1	$F_4$

Valori assunti dalla funzione in corrispondenza della particolare combinazione

# **FUNZIONI LOGICHE**

• si rappresentano con tabelle di verità

$$A + B = A + \overline{A}B$$

A	В	A + B	$\overline{A}B$	$A + \overline{A}B$
0	0	0	0	0
0	1	1	1	1
1	0	1	0	1
1	1	1	0	1

$$A + (B \cdot C) = (A + B) \cdot (A + C)$$

A	B	C	$B \cdot C$	$A+(B\cdot C)$	A+B	A + C	$(A+B)\cdot (A+C)$
0 0 0 1 1 1	0 0 1 1 0 0 1	0 1 0 1 0 1	0 0 0 1 0 0 1	0 0 0 1 1 1 1	0 0 1 1 1 1 1	0 1 0 1 1 1 1	0 0 0 1 1 1 1


#### **Definiamo:**

Α	В	minterm	maxterm	F	
0	0	$\overline{A} \cdot \overline{B}$	A+B	$F_1$	
0	1	$\overline{A} \cdot B$	$A + \overline{B}$	$F_2$	>2 <sup>n</sup> combinazioni
1	0	$A \cdot \overline{B}$	$\overline{A} + B$	$F_3$	
1	1	$A \cdot B$	$\overline{A} + \overline{B}$	$F_4$	
	m	i = 1	$M_{i} = 0$	)	

minterm  $(m_i)$  = prodotto fra i valori che devono assumere le variabili (negate o non) affinchè il risultato sia 1 maxterm  $(M_i)$  = somma fra i valori che devono assumere le variabili (negate o non) affinchè il risultato sia 0

Per il Teorema di De Morgan: 
$$\begin{cases} m_i = \overline{M}_i \\ M_i = \overline{m}_i \end{cases} \qquad F = \sum_{i=1}^{2^n} F_i \cdot m_i = \prod_{i=1}^{2^n} (F_i + M_i)$$

#### Sviluppo di una funzione:



somma, su tutte le combinazioni delle variabili, dei prodotti fra il valore della funzione e il minterm prodotto, su tutte le combinazioni delle variabili, delle somme fra il valore della funzione e il maxterm

$$F = \sum_{i=1}^{2^{n}} F_{i} \cdot m_{i} = F = \prod_{i=1}^{2^{n}} (F_{i} + M_{i})$$

$$F = \sum_{i=1}^{2^n} F_i \cdot m_i \quad \text{in questa sommatoria contribuis cono solo i termini in cui } F = \sum_{i=1}^{2^n} F_i \cdot m_i \quad F = \sum_{i=1}^{2^n} F_i \cdot m_i \quad \text{perchè } 0 \cdot m_i = 0$$

$$F = \prod_{i=1}^{2^n} \left( F_i + M_i \right) \text{ in questa produttoria contribuiscono solo i termini in cui } F = \prod_{i=1}^{2^n} \left( F_i + M_i \right) \text{ perchè } 1 + M_i = 1$$

$$F = \sum_{i=1}^{2^{n}} F_{i} \cdot m_{i} = \prod_{i=1}^{2^{n}} (F_{i} + M_{i})$$

Dimostriamo la seguente uguaglianza:  $F = \sum_{i=1}^{2} F_i \cdot m_i = \prod_{i=1}^{2} (F_i + M_i)$ 

- ✓ Ammettiamo vera la prima (in seguito dimostreremo che è vera):  $F = \sum_{i=1}^{2^n} F_i \cdot m_i$
- ✓ siccome è vera la prima allora sarà anche vero che:  $\overline{F} = \sum_{i=1}^{2^n} \overline{F_i} \cdot m_i$
- ✓ Verifichiamo quindi, tramite le precedenti due relazioni, che la produttoria è uguale a F:

$$F = \prod_{i=1}^{2^n} (F_i + M_i) = \prod_{i=1}^{2^n} \overline{\overline{F_i} \cdot \overline{M_i}} = \sum_{i=1}^{2^n} \overline{F_i} \cdot \overline{M_i} =$$

$$= \sum_{i=1}^{2^n} \overline{F_i} \cdot m_i = \overline{F} = F$$

$$F = \sum_{i=1}^{2^n} F_i \cdot m_i = \prod_{i=1}^{2^n} (F_i + M_i)$$

- > serve per semplificare le funzioni (semplificabili)
- > serve per ricavare l'espressione di un funzione della quale ne conosciamo solo la tavola della verità, esempio:

Α	В	F	m	M
0	0	0	$ \overline{A}\cdot\overline{B} $	A+B
0	1	1	$\overline{A} \cdot B$	$A + \overline{B}$
1	0	0	$A \cdot \overline{B}$	$\overline{A} + B$
1	1	0	$A \cdot B$	$\overline{\overline{A}} + \overline{\overline{B}}$

# Forma "normale" di una funzione "combinatoria"

#### Somme di prodotti

$$X = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}CD + \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + A\overline{B}\overline{C}D + A\overline{B}\overline{C}D + A\overline{B}CD$$

$$\overline{X} = \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}D + \overline{A}B\overline{C}D + \overline{A}BCD + \overline{A}BCD + \overline{A}BCD + \overline{A}BCD + \overline{A}BCD + \overline{A}BCD$$

Α	В	С	D	X	$\overline{X}$	minterm
0	0	0	0	1	0	$\overline{ABCD}$
0	0	0	1	0	1	$\overline{A}\overline{B}\overline{C}D$
0	0	1	0	0	1	$\overline{A}\overline{B}C\overline{D}$
0	0	1	1	1	0	$\overline{A}\overline{B}CD$
0	1	0	0	1	0	$\overline{A}B\overline{C}\overline{D}$
0	1	0	1	0	1	$\overline{A}B\overline{C}D$
0	1	1	0	0	1	$\overline{A}BC\overline{D}$
0	1	1	1	0	1	$\overline{A}BCD$
1	0	0	0	1	0	$A\overline{B}\overline{C}\overline{D}$
1	0	0	1	1	0	$A\overline{B}\overline{C}D$
1	0	1	0	1	0	$A\overline{B}C\overline{D}$
1	0	1	1	0	1	$A\overline{B}CD$
1	1	0	0	0	1	$AB\overline{CD}$
1	1	0	1	0	1	$AB\overline{C}D$
1	1	1	0	0	1	$ABC\overline{D}$
1	1	1	1	1	0	ABCD

$$X = (A + B + C + \overline{D}) \cdot (A + B + \overline{C} + D) \cdot (A + \overline{B} + C + \overline{D}) \cdot (A + \overline{B} + \overline{C} + D) \cdot (A + \overline{B} + \overline{C} + D)$$

Prodotti di Somme(si Prendono gli Zeri!!!!

A.A. 2008-09 1° trimestre Dott. M. Andreotti

Ottenuta come?

# Esempi di semplificazione:

$$F_1 = \overline{a}b + a\overline{c} + \overline{a}c + a\overline{b} = \overline{a}b + a\overline{c} + \overline{b}c$$

$$F_{1} = \overline{a}b + a\overline{c} + \overline{a}\underline{c}(\underline{b} + \overline{b}) + a\overline{b}(\underline{c} + \overline{c}) =$$

$$\overline{a}b + a\overline{c} + \overline{a}cb + a\underline{c}b + a\overline{b}c + a\overline{b}c =$$

$$\overline{a}b(1+c) + a\overline{c}(1+\overline{b}) + \overline{b}c(a+\overline{a}) =$$

$$F_{2} = \overline{a}\overline{b}c + \overline{a}b\overline{c} + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c} + \overline{a}b + a\overline{b}c$$

$$F_{2} = \overline{a}\overline{b}\overline{c} + \overline{a}b\overline{c} + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c}(b + \overline{b}) + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c}(1 + b) + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c} + \overline{a}\overline{c}b + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c} + \overline{a}\overline{c}b + \overline{a}bc + a\overline{b}c = \overline{a}\overline{c} + \overline{a}b(c + \overline{c}) + a\overline{b}c$$

> per capire il significato dello sviluppo in minterm dobbiamo aprire un parentesi sulle basi negli spazi vettoriali

➤ base di uno spazio vettoriale: gruppo di vettori (di base) linearmente indipendenti con i quali si possono costruire tutti gli altri vettori dello spazio:

$$\sum_{i} \alpha_{i} \cdot e_{i} = 0 \iff \alpha_{i} = 0 \ \forall i$$

> esempio nel piano

$$y = P(x_p, y_p)$$

$$e_2 = X_p \times X$$

$$P = \begin{pmatrix} x_p \\ y_p \end{pmatrix} \qquad e_1 = \begin{pmatrix} 1 \\ 0 \end{pmatrix} \qquad e_2 = \begin{pmatrix} 0 \\ 1 \end{pmatrix}$$


$$P(\mathbf{x}_{p}, \mathbf{y}_{p})$$

$$P = x_{p}e_{1} + y_{p}e_{2} = x_{p}\begin{pmatrix} 1 \\ 0 \end{pmatrix} + y_{p}\begin{pmatrix} 0 \\ 1 \end{pmatrix} = \begin{pmatrix} x_{p} \\ 0 \end{pmatrix} + \begin{pmatrix} 0 \\ y_{p} \end{pmatrix} = \begin{pmatrix} x_{p} \\ y_{p} \end{pmatrix}$$

A.A. 2008-09 1° trimestre

Dott. M. Andreotti

> esempio nel spazio




$$P = x_{p}e_{1} + y_{p}e_{2} + z_{p}e_{3} = x_{p} \begin{pmatrix} 1 \\ 0 \\ 0 \end{pmatrix} + y_{p} \begin{pmatrix} 0 \\ 1 \\ 0 \end{pmatrix} + z_{p} \begin{pmatrix} 0 \\ 0 \\ 1 \end{pmatrix} = \begin{pmatrix} x_{p} \\ 0 \\ 0 \end{pmatrix} + \begin{pmatrix} 0 \\ y_{p} \\ 0 \end{pmatrix} + \begin{pmatrix} 0 \\ 0 \\ z_{p} \end{pmatrix} = \begin{pmatrix} x_{p} \\ y_{p} \\ z_{p} \end{pmatrix}$$

piano 2-dim / spazio 3-dim / spazio N-dim

$$P = \begin{pmatrix} p_1 \\ p_2 \\ p_3 \\ \vdots \\ p_n \end{pmatrix} \qquad e_1 = \begin{pmatrix} 1 \\ 0 \\ 0 \\ 0 \\ \vdots \\ 0 \end{pmatrix} \qquad e_2 = \begin{pmatrix} 0 \\ 1 \\ 0 \\ \vdots \\ 0 \end{pmatrix} \qquad e_3 = \begin{pmatrix} 0 \\ 0 \\ 1 \\ \vdots \\ 0 \end{pmatrix} \qquad \dots \qquad e_n = \begin{pmatrix} 0 \\ 0 \\ 0 \\ \vdots \\ 1 \end{pmatrix}$$

$$P = \sum_{i=1}^{n} p_i e_i = p_1 e_1 + p_2 e_2 + p_3 e_3 + \dots + p_n e_n$$

> riprendiamo lo sviluppo in minterm per una funzione di 2 variabili booleane



Vettore F di dimensione 2<sup>n</sup>

$$F = \sum_{i=1}^{2^{n}} F_{i} m_{i} = F_{1} \cdot \overline{A} \cdot \overline{B} + F_{2} \cdot \overline{A} \cdot B + F_{3} \cdot A \cdot \overline{B} + F_{4} \cdot A \cdot B$$

A.A. 2008-09 1° trimestre

➤ funzione di 3 variabili booleane – Da verificare

A	$\boldsymbol{B}$	C	F	$\overline{A} \cdot \overline{B} \cdot \overline{C}$	$\overline{A} \cdot \overline{B} \cdot C$	$\overline{A} \cdot B \cdot \overline{C}$	$\overline{A} \cdot B \cdot C$	$A \cdot \overline{B} \cdot \overline{C}$	$A \cdot \overline{B} \cdot \overline{C}$	$A \cdot B \cdot \overline{C}$	$A \cdot B \cdot C$
0	0	0	$F_1$	1	0	0	0	0	0	0	0
0	0	1	$F_2$	0	1	0	0	0	0	0	0
0	1	0	$F_3$	0	0	1	0	0	0	0	0
0	1	1	$F_{\scriptscriptstyle 4}$	0	0	0	1	0	0	0	0
1	0	0	$F_5$	0	0	0	0	1	0	0	0
1	0	1	$F_6$	0	0	0	0	0	1	0	0
1	1	0	$F_7$	0	0	0	0	0	0	1	0
1	1	1	$F_8$	0	0	0	0	0	0	0	1

2<sup>n</sup> combinazioni

 $2^n$  vettori di base  $e_1$   $e_2$   $e_3$  ... $e_2$ 

Vettore F di dimensione 2<sup>n</sup>

$$F = \sum_{i=1}^{2^n} F_i m_i$$

A.A. 2008-09 1° trimestre Dott. M. Andreotti

- >funzione di n variabili booleane
  - √ 2<sup>n</sup> possibili combinazioni delle variabili
  - ✓ quanti sono i possibili minterm che si possono costruire con n variabili?
    - sono tutti i possibili prodotti delle <u>n</u> variabili prese nei 2 possibili stati (non-negato e negato) → A·B·C·D·E·... ,

Cioè è uguale al nemro delle

possibili combinazioni di n variabili prese in 2 stati (non-negato e negato) → ABCDE...


$$\Rightarrow 2^n$$

#### Modo elementare per determinare il numero delle possibili combinazioni

✓ quanti sono i possibili minterm che si possono costruire con n variabili?Contiamoli!

(si potrebbe semplicemente dire che essendo n oggetti, I quali possono assumere x valori, allora eseguendo tutti i prodotti

si ottiene che le combinazioni totali sono x<sup>n</sup>)



$$\Rightarrow \sum_{i=0}^{n-1} 2^i + 1 = 2^n$$

✓ le combinazioni che corrispondono ai numeri da 1 a  $2^n$  sono in totale  $2^n$ 



✓ le combinazioni che corrispondono ai numeri da 0 a  $\sum_{i=0}^{n-1} 2^i$  sono in totale  $2^n$ 



A.A. 2008-09 Dott. M. Andreotti 1° trimestre

➤ I minterm hanno 2<sup>n-1</sup> componenti = 0 e una sola =1

A	В	C	$\mid F \mid$	$\overline{A} \cdot \overline{B} \cdot \overline{C}$	$\overline{A} \cdot \overline{B} \cdot C$	$\overline{A} \cdot B \cdot \overline{C}$	$\overline{A} \cdot B \cdot C$	$A \cdot \overline{B} \cdot \overline{C}$	$A \cdot \overline{B} \cdot \overline{C}$	$A \cdot B \cdot \overline{C}$	$A \cdot B \cdot C$
0	0	0	$F_1$	1	0	0	0	0	0	0	0
0	0	1	$ F_2 $	0	1	0	0	0	0	0	0
0	1	0	$F_3$	0	0	1	0	0	0	0	0
0	1	1	$F_4$	0	0	0	1	0	0	0	0
1	0	0	$F_{5}$	0	0	0	0	1	0	0	0
1	0	1	$F_6$	0	0	0	0	0	1	0	0
1	1	0	$F_7$	0	0	0	0	0	0	1	0
1	1	1	$ F_8 $	0	0	0	0	0	0	0	1

➤ il minterm è quel particolare prodotto delle variabili negate/non il cui risultato vale 1 per una particolare combinazione

> quindi ogni altra combinazione corrispondente al prodotto indicato darà come risultato 0, perché tutte le altre combinazioni sono diverse da quella considerata

→ quindi sicuramente una o più delle variabili prese in quella combinazione e con quel prodotto sarà/saranno = 0, cioè il prodotto =0

- √ date n variabili → 2<sup>n</sup> possibili combinazioni
- ✓ ad ogni combinazione delle var → un termine di una funzione
  - ✓ una funzione → espressa da 2<sup>n</sup> termini
     → vettore 2<sup>n</sup>-dimensionale
- ✓ con n var possiamo costruire 2<sup>n</sup> minterm

A	В	F	$\overline{A} \cdot \overline{B}$	$\overline{A} \cdot B$	$A \cdot \overline{B}$	$A \cdot B$
0			1	0	0	0
0	1	$F_2$	0	1	0	0
1		$F_3$		0	1	0
1	1	$F_4$	0	0	0	1

- ✓ ogni minterm è una funzione → vettore 2<sup>n</sup>-dimensionale
- ✓ ha 2<sup>n</sup>-1 componenti nulle e 1 uguale a 1 → ottimo candidato come elemento di una base
- ✓ sono tutti diversi → sono linearmente indipendenti
- ✓I minterm costituiscono la base canonica di un ipotetico spazio vettoriale (reticolo nel caso nostro di vettori booleani) 2<sup>n</sup>-dimensionale
- ✓ Sviluppo di una funzione in minterm ↔ rappresentazione di un vettore nella base canonica
- ✓ Lo spazio vettoriale in questione è in realtà un reticolo in quanto tutti gli elementi hanno come componenti solo 0 oppure 1.

A.A. 2008-09

# **FUNZIONI LOGICHE:**

si rappresentano in tabelle della verità o



con espressioni algebriche

2<sup>n</sup> combinazioni

Tutte le possibili combinazioni fra le variabili.

Date n variabili che possono assumere solo 2 valori, il numero totale di possibili combinazioni è 2<sup>n</sup>

A	В	F(A,B)
0	0	$F_1$
0	1	$F_2$
1	0	F <sub>3</sub>
1	1	F <sub>4</sub>

Valori assunti dalla funzione in corrispondenza della particolare combinazione

# FUNZIONI LOGICHE: eseguite da circuiti digitali



✓ I circuiti digitali dovranno eseguire in determinate combinazioni le operazioni logiche di base:

#### **Operatori logici**


- > Somma (OR) A+B+C+...=0 se tutte le var = 0 A+B+C+...=1 se almeno una var = 1
- Prodotto (AND) A•B•C•... = 0 se almeno una var = 0
  A•B•C•... = 1 se tutte le var = 1
- > Complemento (NOT)  $A = 0 \rightarrow \overline{A} = 1$   $A = 1 \rightarrow \overline{A} = 0$

Vediamo la rappresentazione grafica di questi operatori

La rappresentazione grafica degli operatori logici è uno standard e comodità di progettazione

A.A. 2008-09

# Le operazioni ed i simboli in elettronica (digitale)



A.A. 2008-09 1° trimestre

# **2) AND**




A	$\mid B \mid$	$A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

$$A \cdot B$$

$$A_i$$
  $\prod_{i=1}^n A_i$ 


# 3) OR (inclusivo)





$$A_i$$
  $\sum_{i=1}^n A_i$ 

$$egin{array}{c|c|c|c|c} A & B & A+B \\ \hline 0 & 0 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 1 \\ \hline \end{array}$$



#### Applicazione di sviluppo in minterm dell'OR

$\underline{A}$	B	A+B	m
0	0	0	$\overline{A} \cdot \overline{B}$
0	1	1	$A \cdot \overline{B}$
1	0	1	$\overline{A} \cdot B$
1	1	1	$A \cdot B$

$$\begin{pmatrix} A & B & A+B & \overline{A} \cdot \overline{B} & \overline{A} \cdot B & A \cdot \overline{B} & A \cdot B \\ \hline 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 1 & 1 & 0 & 0 & 0 & 1 \end{pmatrix}$$


$$F = \sum_{i=1}^{2^{n}} F_{i} \cdot m_{i} = 0 \cdot \overline{A} \cdot \overline{B} + 1 \cdot A \cdot \overline{B} + 1 \cdot \overline{A} \cdot B + 1 \cdot A \cdot B = \left( = F = \sum_{i=1}^{2^{n}} F_{i} \cdot m_{i} \right)$$

$$= A \cdot \overline{B} + \overline{A} \cdot B + A \cdot B = A \cdot (\overline{B} + B) + \overline{A} \cdot B = A + \overline{A} \cdot B =$$

$$= (A + \overline{A}) \cdot (A + B) = A + B$$

Riprendiamo con le operazioni logiche


# Come li possiamo interpretare?...la preistoria



0 → interruttore aperto

1 → interruttore chiuso

#### 2 interruttori in serie → AND logico




L' interruttore è un dispositivo a due posizioni (0,1), una delle quali determina la chiusura del contatto elettrico fra i punti X e Y mentre l'altra lascia sconnessi i due punti.


A	$\mid B \mid$	$\otimes$
0	0	$\overline{0}$
0	1	0 > spento
1	0	<b>0</b>
1	1	1 acceso

# Come li possiamo interpretare?...la preistoria


#### 2 interruttori in parallelo → OR logico



# 4) NAND (porta universale)




# 4) NOR (porta universale)




#### ... Ma esistono altri circuiti "non fondamentali"

#### Enable gate (strobe):


#### Inhibit gate:




Un comando attivo svolge la funzione relativa al nome del blocco!!




# Enable gate (strobe):







# Inhibit gate:



			I	In	Out	
I	In	Out	0	0	0	
0	X	x =	<b>⇒</b> 0	1	$\begin{vmatrix} 1 & \Rightarrow Out = \overline{I} \cdot I \\ 0 & \end{vmatrix}$	In
1	x	0	1	0	0	
			1	1	0	




# ....e con De Morgan:




#### Altre funzioni di due variabili:

➤ OR esclusivo XOR o EXOR (si differenzia dall'OR inclusivo perché esclude tutte le combinazioni in cui le due variabili sono uguali)



A	$\mid B \mid$	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

> NOR esclusivo XNOR o EXNOR (si differenzia dal NOR inclusivo perché esclude tutte le combinazioni in cui le due variabili sono diverse)



A	B	$A \oplus B$
0	0	1
0	1	0
1	0	0
1	1	1

# Riepilogo delle funzioni viste

|--|



$$\begin{array}{c|cc} A & B & A \cdot B \\ \hline 0 & 0 & 0 \end{array}$$


$$\begin{array}{c|ccccc}
0 & 1 & 0 \\
1 & 0 & 0 \\
1 & 1 & 1
\end{array}$$

$$A \longrightarrow A + B$$

$$A \mid B \mid A + B$$

$$A \longrightarrow A \longrightarrow A \longrightarrow A \longrightarrow A \longrightarrow B$$

$$\begin{array}{c|cc} A & B & \overline{A \cdot B} \\ \hline 0 & 0 & 1 \end{array}$$



$$\begin{array}{c|cc} A & B & \overline{A+B} \\ \hline 0 & 0 & 1 \end{array}$$


$$\begin{array}{c|cccc}
0 & 1 & 0 \\
1 & 0 & 0 \\
1 & 1 & 0
\end{array}$$



$$\begin{array}{c|c|c} A & B & A \oplus B \\ \hline 0 & 0 & 0 \end{array}$$

$$egin{array}{c|c|c|c} 0 & 0 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \\ \end{array}$$

# **EXNOR**



$$\begin{array}{c|cc} A & B & \overline{A \oplus B} \\ \hline 0 & 0 & 1 \end{array}$$

$$egin{array}{c|c|c|c} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 1 & 1 & 1 \\ \end{array}$$

## Dimostriamo: Teorema di DE MORGAN

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

#### Dimostriamo in 2 modi diversi

- 1. Algebricamente (gia visto)
- Con le tabelle della verità

## <u>Dimostrazione 2 Teorema di De Morgan</u> *Tavole della verità*

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

A
 B
 
$$X = A \cdot B$$
 Complementiamo tutto!!
  $C$ 
 $D$ 

 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0

$$Y = C + D = \overline{A} + \overline{B}$$

$$Y = \overline{X} = \overline{A \cdot B} \implies \overline{A \cdot B} = \overline{A} + \overline{B}$$


$$|\overline{Y} = \overline{C + D}|$$


$$\overline{Y} = X = A \cdot B = \overline{C} \cdot \overline{D} \implies \overline{C + D} = \overline{C} \cdot \overline{D}$$

# Teorema di De Morgan → concetto di dualità

Se uno schema logico (elettronico) realizza una certa funzione, per ottenerne il complemento basta scambiare le AND con le OR (o viceversa) e complementare le variabili di ingresso

$$F = A + B$$
$$\overline{F} = \overline{A + B} = \overline{A} \cdot \overline{B}$$







$$F = A \cdot B$$

$$\overline{F} = \overline{A \cdot B} = \overline{A} + \overline{B}$$





# Concetto di porte universali.....cosa vuol dire?



#### Porte universali

#### Dal teorema di De Morgan:

$$A + B = \overline{\overline{A} \cdot \overline{B}}$$
 OR con solo AND e NOT  $\rightarrow$  NAND

$$A \cdot B = \overline{A} + \overline{B}$$
  $\longrightarrow$  AND con solo OR e NOT  $\rightarrow$  NOR

#### Da NAND e NOR come NOT:

$$\overline{A \cdot A} = \overline{A}$$
 NOT con NAND

$$\overline{A+A} = \overline{A}$$
 NOT con NOR



$$\overline{A \cdot B} = A \cdot B$$
 AND con NAND

$$\overline{A+B} = A+B$$
 OR con NOR

AND OR e NOT→ NAND
AND OR e NOT→ NOR

Ogni circuito può essere realizzato con solo porte NAND oppure solo NOR




NAND e NOR Porte universali


#### Porte universali

#### Dal teorema di De Morgan:


$$A + B = \overline{\overline{A} \cdot \overline{B}}$$
  $A \cdot B = \overline{\overline{A} + \overline{B}}$ 

È sufficiente realizzare il circuito corrispondente al primo membro e verificare che la sua tavola della verità sia uguale a quella del secondo membro.






#### Or con solo porte NAND





#### **AND con solo porte NOR**




#### Porte universali


#### And con solo porte NAND






#### Or con solo porte NOR








Ogni circuito logico può essere costruito con solo porte NAND oppure con solo porte NOR


#### La Funzione True/Invert



Usando la variabile B come bit di controllo in un XOR otteniamo un blocco che esegue la funzione True/Invert:

- se B=0 il blocco riporta in uscita la variabile d'ingresso (True)
- se B=1 il blocco riporta in uscita la variabile d'ingresso negata (Invert)






В	A	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

E' uguale alla OR tranne che vale zero se A=B=1.Quindi:




è vera se : è vera 
$$(A + B)$$
 ded è falsa  $A \cdot B$ 

$$XOR(A,B) = (A+B) \cdot \overline{AB}$$



# 4 porte di base (non universali)






В	A	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0


# Sviluppo minterm

$$A \oplus B = \overline{A}B + A\overline{B}$$



## Sviluppo maxterm

$$A \oplus B = (A+B) \cdot (\overline{A} + \overline{B})$$



# Ma sono 5 porte! E si può migliorare.....con: De Morgan

## Con De Morgan e qualche trucco... otteniamo XOR con 4 porte

$$A \oplus B = \overline{A}B + A\overline{B} = \overline{\overline{A}B} \cdot \overline{A}\overline{\overline{B}}$$

$$\overline{\overline{A}B} = \overline{\overline{A}B} + B\overline{\overline{B}} = \overline{B}(\overline{\overline{A}} + \overline{\overline{B}}) = \overline{B}\overline{\overline{A}B}$$

$$\overline{\overline{A}B} = \overline{A}\overline{\overline{B}} + A\overline{\overline{A}} = \overline{A}(\overline{\overline{A}} + \overline{\overline{B}}) = \overline{A}\overline{\overline{A}B}$$


$$\Rightarrow A \oplus B = \overline{\overline{A}\overline{\overline{A}B}} \cdot \overline{\overline{B}\overline{\overline{A}B}}$$

$$A \oplus B = \overline{\overline{A}\overline{\overline{A}B}} \cdot \overline{\overline{B}\overline{\overline{A}B}}$$

Si poteva arrivare a questo risultato con qualche metodo sistematico? La risposta non è banale, vedremo...



В	Α	$\overline{A \oplus B}$
0	0	1
0	1	0
1	0	0
1	1	1




# Ma sono 5 porte! E si può migliorare.....con: De Morgan

La funzione vale 1 solo se A=B ( funzione di eguagianza e complemento della XOR). Per De Morgan il complemento si ottiene: <u>scambiando le AND con le OR e complementando le variabili di ingresso.</u> In questo caso però l'ultima operazione di complementazione non modifica la tavola della verità:


$$XNOR(A,B) = XNOR(\overline{A},\overline{B})$$

per cui è sufficiente scambiare le AND con le OR:




Dott. M. Andreotti

# Multiplexers (smistatore): smista l'ingresso selezionato in uscita



S	Α	В	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



S	Α	В	Y
0	X	X	В
1	X	X	A

S = bit di selezione, la variabile d'uscita sarà uguale all'ingresso A o B come deciso dal bit S






2 bit se le var da smistare sono da 2 a 4  $\rightarrow$  S<sub>1</sub>S<sub>2</sub> =00, 01, 10, 11

In generale per smistare N variabili serve un selettore che possa assumere N combinazioni  $\rightarrow N=2^{nbit} \rightarrow nbit = log_2N$ 


# Multiplexers a due ingressi



COME PREVEDIBILE ABBIAMO UNA SOLA FUNZIONE LOGICA:

$$Y = \overline{A}B\overline{S} + AB\overline{S} + A\overline{B}S + ABS$$

_			~
Y =	$=\overline{S}B+$	SA	




S

В


Α

Υ

# **DeMultiplexers (smistatore)**: smista l'ingresso nell'uscita selezionata



S	D	Z	Υ
0	0	0	0
0	1	0	1
1	0	0	0
1	1	1	0




S	D	Z	Y
0	х	0	D
1	Х	D	0


Numero di uscite da gestire e numero di bit di selezione: analogo al multiplexer

COME PREVEDIBILE ABBIAMO DUE FUNZIONI LOGICHE:

$$Z = \underline{S}D$$
$$Y = \overline{S}D$$




# **Comparatore**



Α	В	A <b< th=""><th>A=B</th><th>A&gt;B</th></b<>	A=B	A>B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

#### Partiamo dal caso più semplice a 1 bit:

COME PREVEDIBILE ABBIAMO TRE FUNZIONI LOGICHE:



A.A. 2008-09 1° trimestre

Dott. M. Andreotti

# Convertitore BCD-7 segmenti


 $\begin{array}{c|c}
a \\
f \mid g \mid b \\
e \mid c \mid c
\end{array}$ 

7 segmenti: è un tipo di display

-- Dobbiamo rappresentare i numeri da 0 a 9: di quanti bit abbiamo bisogno?

$$N_{bit} = log_2 10 = 3.32 = 4 bit$$

-- Ogni segmento è una funzione dei 4 bit >



'46A, '47A, 'LS47 FUNCTION TABLE (T1)

DECIMAL OR	INPUTS			BI/RBO†	OUTPUTS					NOTE					
FUNCTION	LT	RBI	D	С	В	Α		а	ь	С	d	е	f	g	
0	н	н	L	L	L	L	н	ON	ON	ON	ON	ON	ON	OFF	
1	н	×	L	L	L	н	н	OFF	ON	ON	OFF	OFF	OFF	OFF	
2	н	×	L	L	н	Ł	н	ON	ON	OFF	ON	ON	OFF	ON	
3	_ н	×	L	L	н	н	н	ON	ON	ON	ON	OFF	OFF	ON	
4	Н	×	L	н	L	L	н	OFF	ON	ON	OFF	OFF	ON	ON	
5	н	×	L	н	L	н	н	ON	OFF	ON	ON	OFF	ON	ON	
6	н	[ ×	L	н	н	Ĺ	) #	OFF	OFF	ON	ON	ON	ON	ON	1
7	н	×	L_	н	н	н	н	ON	ON	ON	OFF	OFF	OFF	OFF	, 1
8	н	×	Н	L	L	L	н	ON	ON	ON	ON	ON	ON	ON	'
9	н	×	н	L	L	н	н	ON	ON	ON	OFF	OFF	ON	ON	
10	н	×	н	L	н	L	н	OFF	OFF	OFF	ON	ON	OFF	ON	
11	н	×	Н	L	н	Н.	н	OFF	OFF	ON	ON	OFF	OFF	ON	
12	+	X	н	н	L	L	н	OFF	ON	OFF	OFF	OFF	ON	ON	
13	н	×	н	н	L	н	н	ON	OFF	OFF	ON	OFF	ON	ON	} ,
14	н	×	н	н	н	L	н	OFF	OFF	OFF	ON	ON	ON	ON	
15	н	×	.н	н	н	н	н	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
81	×	×	×	×	×	×	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	2
RBI	н	L	L	L	L	L	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	3
LT_	L	×	L ×	×	×	×	н	ON	ON	ON	ON	ON	ON	ON	4

H = high level, L ≈ low level, X = irrelevant

NOTES: 1. The blanking input (Bi) must be open or held at a high logic level when output functions 0 through 15 are desired. The ripple-blanking input (유럽) must be open or high if blanking of a decimal zero is not desired.

- 2. When a low logic level is applied directly to the blanking input (BI), all segment outputs are off regardless of the level of any other input.
- 3. When ripple-blanking input (RBI) and inputs A, B, C, and D are at a low level with the lamp test input high, all segment outputs go off and the ripple-blanking output (RBO) goes to a low level (response condition).
- When the blanking input/ripple blanking output (BI/RBO) is open or held high and a low is applied to the lamp-test input, all segment outputs are on.

1BI/RBO is wire AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO).

#### Consideriamo il segmento e......



....e semplifichiamo la funzione!


$$e = \overline{A}\overline{C}\overline{D}(B + \overline{B}) + \overline{A}BC(D + \overline{D}) + \overline{A}\overline{C}D(B + \overline{B})$$
$$= \overline{A}\overline{C}D + \overline{A}BC + \overline{A}\overline{C}D = \overline{A}\overline{C}(D + D) + \overline{A}BC$$

....poi si ricorre ad un trucco:

$$e = \overline{A}\overline{C} + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$


$$= \overline{A}\overline{C} + \overline{A}BC + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$

$$= \overline{A}\overline{C} + \overline{A}BC + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$



A.A. 2008-09 1° trimestre


Dott. M. Andreotti




A.A. 2008-09 1° trimestre

Dott. M. Andreotti


## **Introduzione a CircuitMaker – qualche immagine**



## Introduzione a CircuitMaker – qualche immagine



## **Introduzione a CircuitMaker – qualche immagine**



# Attività di Laboratorio ELETTRONICA DEI SISTEMI DIGITALI Parte I

Corso di Laurea in Informatica e TFI Anno Accademico 2007-2008

# Scopo del Laboratorio di Elettronica Digitale

Circuiti: Analogici, Logici

sottosistemi a componenti: Discreti, Integrati

Realizzazioni di prototipi: uso delle breadboard

Circuiti Integrati: chip monolitici

Due grossi gruppi:

- gruppo bipolare: cariche positive e negative
- gruppo unipolare: cariche di una sola polarità

I gruppi si dividono in famiglie

Le famiglie sono caratterizzate da caratteristiche salienti All' interno delle famiglie i CI sono tutti compatibili tra loro

- Stessi livelli
- Stesse alimentazioni
- Potenze compatibili

Tra famiglie diverse i CI sono (in generale) incompatibili tra loro



### Circuiti di interfaccia

I principali parametri che caratterizzano le famiglie:

- 1. Ritardo di propagazione:maggiore nei circuiti unipolari
- 2. Dissipazione di potenza:inferiore negli unipolari
- 3. Capacità di pilotaggio (fan-out):maggiore negli unipolari
- 4. Immunità al rumore: migliore negli unipolari
- 5. Capacità di una porta (fan-in): equivalente
- 6. Densità di integrazione:maggiore negli unipolari

La scelta va fatta in base alle caratteristiche/necessità di progetto

### Famiglie Bipolari:

- 1. RTL:obsoleta
- 2. DTL:obsoleta
- 3. HTL:
- 4. TTL standard:
- 5. TTL a bassa dissipazione:
- 6. TTL high speed:
- 7. TT Schottky:
- 8. ECL:
- 9. I<sup>2</sup>L:

### Famiglie unipolari:

- 1. P-MOS H.V.:
- P-MOS L.V.:
- 3. N-MOS:
- 4. C-MOS:

### Scale di Integrazione:

- S(mall)S(cale)I(ntegration):
   12 porte (50 transistor equivalenti)
- 2. M(edium)S(cale)I(tegration): 12-100 porte (50-500 trs equivalenti)
- 3. L(arge)S(cale)I(ntegration): 100-1000 porte (500-4000 trs equivalenti)
- V(ery)L(arge)S(cale)I(ntegration):
   >1000 porte (≥ 10<sup>7</sup> trs eq. per il PENTIUM INTEL nel 2002)

#### TI LOGIC DEVICE NOMENCLATURE

Are you confused by the device names and numbers of logic products? Do you need to know if a part has bus hold or series damping resistors? What kind of package the part is available in? The table below takes the mystery out of what all the letters and numbers in TI standard catalog logic devices represent. Take your favorite TI logic part number and find out what it can do.

SN	74	LVC	Н	16	2	244	A	$\mathbf{DGG}$	R
11	2	3	4	5	6	.7	. 8	9:	10

#### 1. Standard Prefix

Example: SNJ - Conforms to MIL-PRF-38535 (QML)

#### 2. Temperature Range

- o 54 Military
- O 74 Comercial

#### 3. Family

#### 4. Special Features

- O Blank = No Special Features
- o C Configurable Vcc (LVCC)
- D <u>Level-Shifting Diode</u> (CBTD)
- O H Bus Hold (ALVCH)
- o K Undershoot-Protection Circuitry (CBTK)
- R <u>Damping Resistor on Inputs/Outputs</u> (LVCR)
- o S Schottky Clamping Diode (CBTS)
- o Z Power-Up 3-State (LVCZ)

#### 5. Bit Width

- o Blank = Gates, MSI, and Octals
- O 1G Single Gate
- o 8 Octal IEEE 1149.1 (JTAG)
- o 16 Widebus™ (16, 18, and 20 bit)
- o 18 Widebus IEEE 1149.1 (JTAG)
- O 32 Widebus+™(32 and 36 bit)

### Dott M And

### o 25 - 25-ohm Line Driver 7. Function

o Blank = No Options

o 4 - Level Shifter

o 244 - Noninverting Buffer/Driver

O 2 - Series-Damping Resistor on Outputs

- o 374 D-Type Flip-Flop
- O 573 D-Type Transparent Latch
- o 640 Inverting Transceiver

#### 8. Device Revision

- o Blank = No Revision
- Letter Designator A-Z

#### Packages

6. Options

- D, DW Small-Outline Integrated Circuit (SOIC)
- o DB, DL Shrink Small-Outline Package (SSOP)
- o DBB, DGV Thin Very Small-Outline Package (TVSOP)
- o DBQ Quarter-Size Outline Package (QSOP)
- o DBV, DCK Small-Outline Transistor Package (SOT)
- o DGG, PW Thin Shrink Small-Outline Package (TSSOP)
- o FK Leadless Ceramic Chip Carrier (LCCC)
- o FN Plastic Leaded Chip Carrier (PLCC)
- o GB Ceramic Pin Grid Array (CPGA)
- O GKE, GKF MicroStar BGA<sup>™</sup> Low-Profile Fine-Pitch Ball Grid Array (LFBGA)
- O GQL, GQN MicroStar Junior BGA Very-Thin-Profile Fine-

### Pitch Ball Grid Array (VFBGA)

- O HFP, HS, HT, HV Ceramic Quad Flat Package (CQFP)
- O J, JT Ceramic Dual-In-Line Package (CDIP)
- O N, NP, NT Plastic Dual-In-Line Package (PDIP)
- o NS, PS Small Outline Package (SOP)
- PAG, PAH, PCA, PCB, PM, PN, PZ Thin Quad Flat Package (TQFP)
- PH, PQ, RC Quad Flat Package (QFP)
- O W, WA, WD Ceramic Flat Package (CFP)

### 10. Tape and Reel

All new or changed devices in the **DB** and **PW** package types include the **R** designation for reeled product. Existing products designated as **LE** presently maintain that designation, but will be converted to **R** in the future.

#### Nomenclature Examples:


- For an Existing Device SN74LVTxxxDBLE
- For a New or Changed Device SN74LVTxxxADBR
- o LE Left Embossed (valid for DB and PW packages only)
- R Standard (valid for all surface-mount packages except existing DB and PW devices)


### Family Comparison


The table below compares some typical characteristics of several popular logic families available in the market today. The following sections provide brief explanations of the various parameters.


Typical						Logi	ic Fami	lies					
Commercial		Т	TIL			1	CMOS				E	CL	
Parameter (0°C to +70° C)	LS	ALS	АВТ	FAST	MG	нС	FACT	LVC	LCX	10H	100K	ECL in PS(3)	E- Lite
Speed Gate Prop Delay (ns)	9	7	2.7	3	65	8	5	3.3	3.5	1	0.75	0.33	0.22
Flip-Flop Toggle Rate (MHz)	33	45	200	125	4	45	160	200	200	330	400	1,000	2800
Output Edge Rate (ns)	6	3	3	2	50	4	2	3.7	3.6	1	0.7	0.5	0.25
Power Consumption Per Gate (mW)													
Quiescent	5	1.2	0.005	12.5	0.0006	0.003	0.0001	0.003	1E- 04	25	50	25	73
Operating (1 MHz)	5	1.2	1.0	12.5	0.04	0.6	0.6	0.8	0.3	25	50	25	73
Supply Voltage (V)	+4.5 to +5.5	+4.5 to +5.5	+4.5 to +5.5	+4.5 to +5.5	+3 to +18	+2 to +6	+1.2 to +3.6	+2 to +3.6	+2 to +6	-4.5 to -5.5	-4.2 to -4.8	-4.2 to -5.5	-4.2 to -5.5
Output Drive (mA)	8	8	32/64	20	1	4	24	24	24	50 ohm load	50 ohm load	50 ohm load	50 ohm load

A.A. 2008-09 Dott. M. Andreotti 112









A.A. 2008-09 1° trimestre

Dott. M. Andreotti


SN5485, SN54LS85, SN54S85 SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS

TYPE	TYPICAL POWER DISSIPATION	TYPICAL DELAY (4-BIT WORDS)
'85	275 mW	23 ns
1.885	52 mW	24 ns
<b>'S85</b>	365 mW	11 ns


#### description

These four-bit magnitude comparators perform comparison of straight binary and straight BCD (8-4-2-1) codes. Three fully decoded decisions about two 4-bit words (A, B) are made and are externally available at three outputs. These devices are fully expandable to any number of bits without external gates. Words of greater length may be compared by connecting comparators in cascade. The A > B, A < B, and A = B outputs of a stage handling less-significant bits are connected to the corresponding A > B, A < B, and A = B inputs of the next stage handling more-significant bits. The stage handling the least-significant bits must have a high-level voltage applied to the A = B input. The cascading paths of the '85, 'LS85, and 'S85 are implemented with only a two-gate-level delay to reduce overall comparison times for long words. An alternate method of cascading which further reduces the comparison time is shown in the typical application data.

#### SN5485, SN54LS85, SN54S85...J OR W PACKAGE SN7485...N PACKAGE SN74LS85, SN74S85...D OR N PACKAGE (TOP VIEW)



SN54LS85, SN54S85 . . . FK PACKAGE (TOP VIEW)



NC - No internal connection

#### FUNCTION TABLE

		ARING UTS			CASCADING INPUTS			OUTPUTS	
A3, B3	A2, B2	A1, B1	A0, B0	A > B	A < B	A = B	A > 8	A < B	A = 8
A3 > B3	×	×	×	×	X	x	н	L	L
A3 < B3	×	×	×	×	×	×	L	н	L
A3 = B3	A2 > B2	×	×	x	×	×	н	L	L
A3 = B3	A2 < B2	×	×	×	×	×	L	н	L
A3 = B2	A2 = B2	A1 > B1	×	×	×	×	н	L	Ł
A3 = B3	A2 = B2	A1 < B1	×	x	×	×	l L	н	L
A2 = B3	A2 = B2	A1 = B1	A0 > B0	×	×	×	н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 < B0	×	×	×	L	н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	н	L	L	н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	н	L	L	н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	x	x	н	L	L	н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	н	н	L	L	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	L	н	н	L


PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. For duction processing does not necessarily include testing of all parameters.




Copyright @ 1988, Texas Instruments Incorporated

SN5485, SN54LS85, SN54S85 SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS

logic diagrams (positive logic)



logic symbol<sup>†</sup>



<sup>†</sup>This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12. Pin numbers shown are for D, J, N, and W packages.




2


A.A. 2008-09 1° trimestre


# SN5485, SN54LS85, SN54S85


SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS

schematics of inputs and outputs









#### absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

	SN54' SM545'	SN54LS'	SN74" SN745"	SN74LS	UNIT
Supply voltage, V <sub>CC</sub> (see Note 1)	7	7	7	7	V
Input voltage	5.5	7	5.5	7	v
Interemitter voltage (see Note 2)	5.5		5.5		V
Operating free-air temperature range	- 66	- 55 to 125		to 70	°C
Storage temperature range	- 65	to 150	- 65	to 150	°C

- NOTES: 1. Voltage values, except interemitter voltage, are with respect to network ground terminal.
  - 2. This is the voltage between two emitters of a multiple-emitter input transistor. This rating applies to each A input in conjunction with its respective 8 input of the '85 and 'S85.

SN5485, SN54LS85, SN54S85 SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS SDLS 123 - MARCH 1974 - PEVISED MARCH 1988

#### recommended operating conditions

		SN5483	\$				
	MIN	NOM	MAX	MIN	NOM	MAX	UNIT
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	٧
High-level output current, IOH			-400			-400	Aug
Low-level output current, IOL			16			16	mA
Operating free-air temperature, T <sub>A</sub>	-55		125	. 0		70	,c

#### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

	PARAMETER	1	TE	ST CONDIT	IONS†		MIN	TYPI	MAX	UNIT
VIH	High-level input woltage						2			V
VII.	Low-level input voltage								0.8	V
VIK	Input clamp voltage		VCC = MIN,		I <sub>1</sub> = -12 mA				-1.5	v
vон	High-level output voltage		V <sub>CC</sub> = MIN, V <sub>IL</sub> = 0,8 V,		VIH = 2	2 V, -400 μA	2.4	3,4		٧
VOL	Low-level output voltage		V <sub>CC</sub> = MIN. V <sub>IL</sub> = 0.8 V,		V <sub>IH</sub> = 2 V. I <sub>OL</sub> = 16 mA			0,2	0.4	٧
4	Input current at maximum is	put voltage	VCC = MAX,		$V_1 = 5.5$	5 V			1	m/
	High level leaves account	A < B, A > B inputs			M - 2				40	
чн	High-level input current	all other inputs	VCC = MAX.		$V_1 = 2\lambda$	• •			120	μА
E	Low-level input current	A < B, A > B inputs			N - 0	4.14			-1.6	mā
IIL.	Cow-level input current	all other inputs	VCC = MAX,		$V_1 = 0$				-4.8	ma
	et a de la companya d			·		SN5485	-20		-55	Ι.
108	Short-circuit output current?		VCC - MAX.	v0 = 0	SN7485		-18		-55	mA
lcc.	c Supply current		Vcc = MAX.	See Note 4				55	88	mA

<sup>\*</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

FAIL typical values are at VCC = 5 V, TA = 25°C.

Not more than one output should be shorted at a time.

NOTE 4: I<sub>CC</sub> is measured with outputs open, A = B grounded, and all other inputs at 4.5 V.

#### switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C

PARAMETER <sup>1</sup>	FROM	TO OUTPUT	NUMBER OF GATE LEVELS	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
			. 1			7			
	Any A or B data input	A < B, A > B	2			12		m	
<sup>†</sup> PLH	Any in or B data input		3	]		17	26	l ""	
		A = 8	4	]		23	35		
				1	1		11		
		A < B, A > B	2	CL = 15 pF,		17 23 11 15 20 20 7		١	
1PH L	Any A or II data input		3	R <sub>E</sub> = 400 II,		20	30	ns	
		A = B	4	See Note 5	20		30		
ФLН	A. < 8 or A = 8	A > B	1	300 14010 0		7	11	ns	
1PHL	A. < B or A = B	A > B	1	1		11	17	ns	
<sup>1</sup> PLH	A = 8	A - B	2	1		13	20	795	
9HL	A = B	A = 8	2	1		11	17	ms	
1PLH	A. > B or A = B	A < B	1	1		7	11	175	
1PHL	A. > 8 or A = 8	A < B	1	1		11	17	ns	

<sup>1</sup>tpLH = propagation delay time, low-to-high-level output





tpHL = propagation delay time, high-to-low-level output

NOTE 5: Load circuits and voltage waveforms are shown in Section 1.

### SN5485, SN54LS85, SN54S85 SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS SDL5125 - MARCH 1974 - REVISED MARCH 1988

#### recommended operating conditions

	5	SN54LS85			SN74LS85			
	MIN	NOM	MAX	MIN	NOM	MAX	UINIT	
Supply voltage, V <sub>CC</sub>	4.5	- 5	5.5	4.75	5	5.25	٧	
High-level output current, IOH			-400			-400	μA	
Low-level output current, IQL			4			8	mA	
Operating free-air temperature, TA	~55		125	0		70	,c	

#### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

					- 5	N54L88	16	S	N74LS8	5	
	PARA	METER	TEST CON	IDITIONST	MIN	TYP!	MAX	MIN	TYP#	MAX	UNI
VIIH	High-level input	voltage			2			2			٧
VIL	Low-level input						0.7			0.7	٧
VIK	Input clamp vo	Itage	V <sub>CC</sub> = MIN,	Iq = -18 mA			-1.5			-1.5	v
	High-level outp	ut voltage	V <sub>CC</sub> = MIN, V <sub>IL</sub> = V <sub>IL</sub> max,	V <sub>IH</sub> = 2 V, I <sub>OH</sub> = -400 <sub>#</sub> A	2.5	3.4		2.7	3.4		v
			V <sub>CC</sub> = MIN,	IOL - 4 mA		0.25	0.4		0.25	0.4	.,
VOL	Low-level outpo	utvoltage	V <sub>IH</sub> = 2 V, V <sub>IL</sub> = V <sub>IL</sub> max	IOL = 8 mA					0.35	0.5	ľ
_	Input current	A < B, A > B inputs		V1 - 7 V			0.1			0.1	mA
4	at maximum input voltage	all other inputs	V <sub>CC</sub> = MAX:	01-70			0.3			0.3	
	High-level	A < B, A > B inputs	V HAY	V <sub>1</sub> = 2.7 V			20	T		20	uA.
чн	input current	all other inputs	VCC - MAX,	V -27V			60			60	1 40
	Low-level	A < 8, A > 8 inputs	V MAY	V <sub>1</sub> = 0.4 V			-2.4			-0.4	l m
HL.	input current	all other inputs	V <sub>CC</sub> = MAX.	V) - 0,4 V			-1.2			-1.2	-
los	Short-circuit or	utput current §	V <sub>CC</sub> = MAX		-20		-100	20		-100	mi
toc	Supply current		VCC = MAX,	See Note 4		10.4	20		10.4	20	(m)

<sup>1</sup> For conditions shown as MIN or MAX, use the appropriate value specifies under recommended operating conditions.

ANI hypited values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second. NOTE 4: I<sub>CC</sub> is measured with outputs open, A = 8 grounded, and all other inputs at 4.5 V.

#### switching characteristics, VCC = 5 V, TA = 25°C

PARAMETER!	FROM	TO OUTPUT	NUMBER OF GATE LEVELS	TEST CONDITIONS	MIN	TYP	MAX	UNIT		
			- 1			14		1		
		$A<\theta_cA>0$	2			19				
1PLH	Any A or B data input		3	1		24	36	1 ""		
		A = B	4	1		27	45	1		
					1	1		11		
		A < B, A > 8	2			15		١.,		
WHL.	Any A or 8 data input		3	C <sub>L</sub> = 15 pF.		20	30 45 22	] "		
	1	A = 8	4	$R_L = 2 k\Omega$		14 19 24 27 11	45	1_		
PLH	A < B or A = B	A > B	1	See Note 5		14	22	na		
THL.	A < 8 or A = 8	A > 0	1	1		11	17	m		
1PLH	A = B	A - B	2	1		13	20	ns		
TPHL	A - B	A = B	2	1		13	26	ms		
1PLH	A > 8 or A = B	8 or A = B A < B 1				14	22	m		
1PHL	A > 8 or A = 8 A < 9 1					11	17	ns		

<sup>1&</sup>lt;sub>tpLH</sub> = propagation delay time, low-to-high-level output

tpHL = propagation delay time, high-to-low-level output

NOTE 5: Load circuits and voltage waveforms are shown in Section 1.

#### SN5485, SN54LS85, SN54S85 SN7485, SN74LS85, SN74S85 4-BIT MAGNITUDE COMPARATORS

#### recommended operating conditions

		SN5458	5		UNIT		
	MIN	NON	MAX	MIN	NOM	MAX	UMIT
Supply voltage, V <sub>CC</sub>	4.5	- 5	5.5	4.75	5	5.25	V
High-level output current, IOH			-1			-1	mA
Low-level output current, IOL			20			20	mA
Operating tree-air temperature, TA	-55		125	0		70	"C

#### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

	PARAMETE	R	TES	T CONDITIONS	†	MVM	TYP	MAX	UNIT
VIII	High-level input voltage					2			v
VIL	Low-level input voltage							0.8	v
VIIK	Input clamp voltage		V <sub>CC</sub> = MIN,	I <sub>1</sub> = -18 mA				-1.2	v
V <sub>OH</sub> High-level output voltage		VCC - MIN.	V <sub>IM</sub> = 2 V,	SN54S85	2.5	3.4		v	
		VIL - 0.8 V.	I <sub>OH</sub> = -1 mA	SN74S85	2.7	3.4			
			Vcc - MIN.	V <sub>IH</sub> = 2 V,				0.5	l v
VOL Low-level output voltage		VIL = 0.8 V,	OL = 20 mA				0.5	١.	
4	Input ourrent at maximum input	ut voltage	VCC - MAX,	V, - 5.5 V				1	mA
	15.4.1	A < 8, A > B inputs	Voc - Max, V <sub>1</sub> - 2.7 V				50	#A	
100	High-level input current	all other inputs	VCC - MACK	V1 - 2.7 V				150	-
		A < B, A > B inputs	V <sub>CC</sub> - MAX, V <sub>I</sub> - 0.5 V		L		-2	mA	
ЧL.	Low-level input current	all other inputs						-6	1100
los	Short-circuit output current <sup>§</sup>	•	V <sub>CC</sub> - MAX			-40		-100	mA.
			V <sub>CC</sub> - MAX,	See Note 4			73	115	
LCC Supply current		V <sub>CC</sub> = MAX, See Note 4	TA = 125°C,	SN54585W			110	mA	

For conditions shown as MiN or MAX, use the appropriate value specified under recommended operating conditions. \$All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

NOTE 4: fee is measured with outputs open, A = 6 groundly, and all other inputs at 4.5 V.

#### switching characteristics, VCC = 5 V, TA = 25°C

PARAMETER <sup>1</sup>	FROM	TO OUTPUT	NUMBER OF GATE LEVELS	TEST CONDYTIONS	MIN TYP	MAX	UNIT			
				1		5				
	l	A < B, A > B	2		7.9					
†PLH	Any A or B data input		3		10.5	16	na l			
		A - 8 4	1	12	_18					
			1		5.5					
		A < 0, A > B	2	CL = 15 pF.	. 7		m			
tPHL.	Any A or B data input		3		11	16.5				
		A = 8	4	RL = 280 R. See Note 5	11	16.5				
1PLH	A < B or A = B	A > B	1	See Note 5	8	7.5	ms			
TPHL	A < B or A = B	A > 0	1	1	5.5	8.5	76			
<sup>1</sup> PLH	A - B	A = 8	2		7	10.5	66			
1PHL	A = 8	A = B	2	=	5	7.5	rs			
1PLH	A > 8 or A = B	A < 8	1		5	7.5	nı			
TPHIL.	A > 5 or A = B	A < 8	1		5.5	8.5	ns			


<sup>1</sup>tptH = propagation delay time, low-to-high-level output

toys, a propagation delity sine, high-to-low-level output NOTE 5: Load circuits and voltage exerctorms are shown in Section 1.



INSTRUMENTS POST OFFICE BOX 65/5003 ◆DALLAS, TEXAS 7/50/5

Not more then one output should be shorted at a time, end jouration of the short circuit should not exceed one tecond.




A.A. 2008-09 1° trimestre


Dott. M. Andreotti

Noi useremo, in generale, integrati (C.I.) della famiglia TTL (STANDARD?)

### Livelli di ingresso/uscita:



- 1. V<sub>OH</sub>=minimo valore dello stato alto garantito in uscita
- 2. V<sub>OL</sub>=massimo valore dello stato basso garantito in uscita
- V<sub>IH</sub>=minimo valore dello stato alto richiesto in ingresso
- V<sub>IL</sub>=massimo valore dello stato basso richiesto in ingresso
- 5. M<sub>H</sub>=margine di rumore nello stato basso
  - M<sub>L</sub>=margine di rumore nello stato alto



A.A. 2008-09 1° trimestre

Dott. M. Andreotti

### Uso del "laboratorio logico"


- 1.  $V_A$ = tensione riferita a massa
- 2. V<sub>B</sub>-V<sub>A</sub>=tensione "fuori massa"

Le basette ("laboratorio logico") sono dotate di:

- Breadboard
- Alimentazioni: +5V,+12V,-12V
- •Clock:1KHz,(2KHz),10KHz,(20KHz),100KHz,(200KHz), 1000KHz,(2000KHz)
- Commutatori ( switch)
- Commutatori anti-rimbalzo
- Led (active high)
- Led o.c. (active low)
- Display a 7 segmenti

### Importante:

### Come si usa la breadboard?



A.A. 2008-09 1° trimestre Dott. M. Andreotti

### Prime esperienze con le porte universali

- 1. Verifica delle tavole della verità:
  - Porte logiche fondamentali
  - NAND a due ingressi
  - NOR a due ingressi
- 2. Impiego delle porte NAND E NOR come:
  - Inverter
  - AND,OR con solo porte NAND,NOR
  - Enable, Inhibit
  - Mux, Demux
  - EX-OR con quattro NAND
  - EX-NOR con quattro NOR
  - Comparatore digitale a un bit
  - True/complement
- 3. Uso di integrati più complessi
  - Complementazione di un numero binario a 4 bit con un 7486 (EXOR come True/Complement)
  - Tavola della verità di una decodifica BCD-7segmenti

# Esperienza D-1

- a) Per effettuare operazioni logiche elementari
- b) Per la verifica del Teorema di De Morgan
- c) Per controllare il flusso di segnali digitali


### Preliminari alle singole prove:

- a) Comprende le prove
  - Verifica delle tavole della verità di NAND (NOR) a due ingressi
  - 2. Impiego di NAND(NOR) come inverter
- b) Comprende le prove
  - 3. Uso di porte NAND (NOR) per realizzare AND(OR)
  - Uso di porte NAND (NOR) per realizzare una porta OR(AND)
- c) Uso di gates per operazioni di:
  - 1. Enable, Inhibit


- a) .....è banale
- b) Avevamo già visto che dal Teorema di De Morgan:

$$\overline{\overline{A} \cdot \overline{B}} = A + B$$
  $\overline{\overline{A} + \overline{B}} = A \cdot B$ 

E' sufficiente realizzare il circuito corrispondente al primo membro e verificare che la sua tavola della verità sia uguale a quella del secondo membro.




Modificare i circuiti in modo che contengano solo porte NAND o solo porte NOR



### **Materiale occorrente:**

- 1. Laboratorio logico
- 2. IC: 7400, 7402,7404,7408,7432
- 3. Manuale IC




### Come si procede:

- 1. Verificare le tabelle della verità di TUTTE le porte
- 2. Montare gli schemi di cui alle figure:
  - i. D-1-1a e D-1-1b
  - ii. D-1-2a e D-1-2b


Usare il laboratorio logico che fornisce le alimentazioni per gli IC i segnali di ingresso (switch) ed i rivelatori di stato di uscita (led)

C) Operazioni di:Enable, Inhibit,True complement, Mux,Demux




Usare preliminarmente gli switch manuali ed i led dopo avere costruito il blocco "logica" sulla breadboard, poi l' FG ed il CRO (vedi il seguito)


Cerchiamo di sostituire all' interruttore meccanico un meccanismo più sofisticato e pratico:



### Enable gate (strobe):



### Inhibit gate:



A.A. 2008-09 1° trimestre


Dott. M. Andreotti


128

# Esperienza D-2


### Comprende le prove:

- Realizzazione di un True/Complement (True/Invert)
- Realizzazione di un XOR(XNOR) con sole NAND e NOR
- Funzione di eguaglianza
- Comparatore digitale a 1 bit
- Mux
- Demux





В	A	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0



A	$\overline{A \oplus B}$
0	1
1	0
0	0
1	1
	0

### **Realizzazione Pratica:**

1. usare un I.C. 7400 (quadrupla NAND a due ingressi) per realizzare lo schema (fig. D-2-1) e ricavarne la tavola della verità;

В	A	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0


Se si usa una delle variabili (es. B) come bit di controllo:

$$B = 0 \Rightarrow Out = A$$
 $B = 1 \Rightarrow Out = \overline{A}$ 
True/complement

2. usare un I.C. 7402 (quadrupla NOR a due ingressi) per realizzare lo schema (fig. D-2-2) e ricavarne la tavola della verità;


В	Α	$\overline{A \oplus B}$
0	0	1
0	1	0
1	0	0
1	1	1

- E' vera quando sono diversi gli ingressi
- la porta di uscita (NOR nella fig.D-2-2) è falsa quando o l'uno o l' altro dei due ingressi sono veri-> i due ingressi devono rappresentare A>B e A<B:



A.A. 2008-09 1° trimestre


# Compar at or e




### Partiamo dal caso più semplice a 1 bit:

Α	В	A <b< th=""><th>A=B</th><th>A&gt;B</th></b<>	A=B	A>B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0


COME PREVEDIBILE ABBIAMO TRE FUNZIONI LOGICHE:




Avevamo già visto come fare un **EXOR** con 4 porte **NAND** 



Ma è anche più immediato se si relaizza mediante NOR infatti per De Morgan:



# Multiplexers e .....




S	Α	В	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

S	Α	В	Y
0	х	х	В
1	Х	Х	Α


COME PREVEDIBILE ABBIAMO UNA SOLA FUNZIONE LOGICA:

$$Y = \overline{A}B\overline{S} + AB\overline{S} + A\overline{B}S + ABS$$



A.A. 2008-09 1° trimestre


### Multiplexer (italiano: smistatore):



A.A. 2008-09 1° trimestre


Dott. M. Andreotti

### Multiplexer con sole porte NAND:



Multiplexer con sole porte NOR: più di 4→non è utile adesso

# ..... Demultiplexers




S	D	Z	Υ
0	0	0	0
0	1	0	1
1	0	0	0
1	1	1	0


S	D	Z	Y
0	х	0	D
1	Х	D	0

COME PREVEDIBILE ABBIAMO DUE FUNZIONI LOGICHE:

$$Z = \underline{S}D$$
$$Y = \overline{S}D$$




### Con le porte universali:



A.A. 2008-09 1° trimestre Dott. M. Andreotti

### **Demultiplexer:**

esempio: 1 su 2



S	D	у	Z
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

S	D	у	Z
0	Χ	D	0
1	Χ	0	D





Fig. D-2-4

### esempio: 1 su 4




<b>S</b> 1	<b>S2</b>	OUT
0	0	Α
0	1	В
1	0	С
1	1	D


A.A. 2008-09 1° trimestre

Dott. M. Andreotti

### **Demultiplexer con sole porte NAND:**



### Demultiplexer con sole porte NOR:



### **Condotta Pratica:**

- 1. Assemblare il circuito MUX 2 su 1 (fig D-2-3)
  - Realizzare il MUX con sole NAND
- 2. Asseblare il circuito Demux 1 su 2
  - Realizzarlo anche con sole NAND o NOR
- 3. Provare ciascuno dei circuiti con gli interruttori manuali
- 4. Provare ciascun circuito con generatore di Funzioni (F.G.) e oscilloscopio (C.R.O.)
- 5. Provare anche 74153 (dual quad-in MUX)
- 6. Provare anche 74154 (4in-16 out)
- 7. Provare un 7485 (comparatore a 4 bit)

# Esempio pratico di progetto (parziale)

# Convertitore BCD-7 segmenti


BCD: binary coded decimal

7 segmenti: è un tipo di display

$$\begin{array}{c|c}
a \\
f & g \\
e & c
\end{array}$$

## Come si procede:

- 1. Dobbiamo rappresentare i numeri da 0 a 9: di quanti bit abbiamo bisogno?
- 2. Quale (i) è (sono) la (le ) funzione (i) logica?
- 3. Come si costruisce (ono)?



'46A, '47A, 'LS47 FUNCTION TABLE (T1)

DECIMAL OR	INPUTS			BI/RBO† OUTPUTS						NOTE					
FUNCTION	LT	RBI	D	С	В	Α		а	ь	c	d	е	f	g	
0	н	н	L	L	L	L	н	ON	ON	ON	ON	ON	ON	OFF	
1 1	н	×	L	L	L	н	н	OFF	ON	ON	OFF	OFF	OFF	OFF	
2	н	×	L	L	н	L	н	ON	ON	OFF	ON	ON	OFF	ON	
3	н	×	L	L	н	н	н	ON	ON	ON	ON	OFF	OFF	ON	
4	Н	×	L	н	L	L	н	OFF	ON	ON	OFF	OFF	ON	ON	
5	н	×	L	н	L	н	н	ON	OFF	ON	ON	OFF	ON	ON	
6	( н	( × (	L	н	н	Ĺ	) H	OFF	OFF	ON	ON	ON	ON	ON	
7	н	×	L	н	н	н	н	ON	ON	ON	OFF	OFF	OFF	OFF	
8	н	×	H	L	L	L	н	ON	ON	ON	ON	ON	ON	ON	'
9	ίн	×	н	L	L	н	н	ON	ON	ON	OFF	OFF	ON	ON	i
10	н	×	н	L	н	L	н	OFF	OFF	OFF	ON	ON	OFF	ON	
11	Н	×	н	L	н	н	н	OFF	OFF	ON	ON	OFF	OFF	ON	
12	+	X	н_	н	L	L	н	OFF	ON	OFF	OFF	OFF	ON	ON	
13	н	×	н	н	L	н	н	ON	OFF	OFF	ON	OFF	ON	ON	}
14	н	×	н	н	н	L	н	OFF	OFF	OFF	ON	ON	ON	ON	1
15	н	×	.н	н	н	н	н	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
81	×	×	×	×	×	×	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	2
RBI	н	L	L	L	L	L	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	3
LT_	L	×	×	×	×	×	н	ON	ON	ON	ON	ON	ON	ON	4

H = high level, L = low level, X = irrelevant

NOTES: 1. The blanking input (周) must be open or held at a high logic level when output functions 0 through 15 are desired. The ripple-blanking input (吊翻) must be open or high if blanking of a decimal zero is not desired.

2. When a low logic level is applied directly to the blanking input (BI), all segment outputs are off regardless of the level of any

3. When ripple-blanking input (RBI) and inputs A, B, C, and D are at a low level with the lamp test input high, all segment outputs go off and the ripple-blanking output (RBO) goes to a low level (response condition).

4. When the blanking input/ripple blanking output (BI/RBO) is open or held high and a low is applied to the lamp-test input, all segment outputs are on.

1BI/RBO is wire AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO).

### Consideriamo il segmento e......



....e semplifichiamo la funzione!


$$e = \overline{A}\overline{C}\overline{D}(B + \overline{B}) + \overline{A}BC(D + \overline{D}) + \overline{A}\overline{C}D(B + \overline{B})$$
  
=  $\overline{A}\overline{C}D + \overline{A}BC + \overline{A}\overline{C}D = \overline{A}\overline{C}(\overline{D} + D) + \overline{A}BC$ 

....poi si ricorre ad un trucco:

$$e = \overline{A}\overline{C} + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$


$$= \overline{A}\overline{C} + \overline{A}BC + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$

$$= \overline{A}\overline{C} + \overline{A}BC + \overline{A}BC = \overline{A}\overline{C}(1+B) + \overline{A}BC$$




A.A. 2008-09 1° trimestre

Dott. M. Andreotti



A.A. 2008-09 1° trimestre

Dott. M. Andreotti



A.A. 2008-09

## Riepilogo delle esperienze da svolgere 27/04, 02/05 e 04/04

- > Prova delle porte base AND e OR
- Verifica del Teorema di De Morgan
  - ✓ Realizzazione di AND con solo NOR e OR con solo NAND
- > Realizzazione di XOR e XNOR con porte universali
  - ✓ uso di XOR come true/invert
  - ✓ uso di XNOR come comparatore
- > MUX e DEMUX con diverse porte
- BCD 7 segmenti
  - ✓ ogni gruppo realizzi il circuito corrispondente ad un singolo segmento:
    - studio della funzione algebrica
    - simulazione del circuito
    - realizzazione pratica

Si collega tutto insieme

lezione I di lab


lezione II di lab

A.A. 2008-09 1° trimestre

Dott. M. Andreotti

#### BCD 7 segmenti

- √ ogni gruppo realizzi il circuito corrispondente ad un singolo segmento:
  - ✓ studio della funzione algebrica: minterm, semplificazione algebrica con le mappe di Karnaugh, determinazione di eventuali operazioni in comune ai singoli segmenti
  - √ simulazione del circuito
  - √ realizzazione pratica



A.A. 2008-09 1° trimestre

## ELETTRONICA DEI SISTEMI DIGITALI

#### Parte II

Corso di Laurea in Informatica/TFI Anno Accademico 2007-2008


## Comparatori a più bit

- Abbiamo già visto il comparatore a un bit.
- Estendiamo il caso a 4 bit.
- Confrontare 4 bit significa:
  - Confrontare i bit più significativi
  - 2. Decidere o...
  - 3. Confrontare i bit di ordine immediatamente successivo
  - 4. reiterare
- Confrontiamo 2 numeri:

$$A_3A_2A_1A_0$$
  $B_3B_2B_1B_0$ 

#### Logica per A<B

- 1)  $A_3 < B_3$ 2)  $A_3 = B_3 & A_2 < B_2$ 3)  $A_3 = B_3 & A_2 = B_2 & A_1 < B_1$ 4)  $A_3 = B_3 & A_2 = B_2 & A_1 = B_1 & A_0 < B_0$ 3)  $A_3 = B_3 & A_2 = B_2 & A_1 = B_1 & A_0 < B_0$ 3)  $A_3 = B_3 & A_2 = B_2 & A_1 = B_1 & A_0 < B_0$ 3)  $A_3 = B_3 & A_2 = B_2 & A_1 = B_1 & A_0 < B_0$ 4)  $A_3 = B_3 & A_2 = B_2 & A_1 = B_1 & A_0 < B_0$




Funzione di eguaglianza (XNOR): 
$$E_3, E_2, E_1, E_0$$

$$\begin{array}{c}
A_i \\
B_i
\end{array}$$

$$E_i = \overline{A_i \oplus B_i} \Leftrightarrow A_i = B_i$$

Α	В	$\overline{A \oplus B}$
0	0	1
0	1	0
1	0	0
1	1	1




Funzione di diseguaglianza: 
$$A_i < B_i \Leftrightarrow \overline{A_i} \bullet B_i$$

$$\overline{\overline{A_i}}$$
  $\overline{\overline{A_i}} \bullet B_i$ 

Α	В	$\overline{A} \bullet B$
0	0	0
0	1	1
1	0	0
1	1	0


## Logica per A<B (per parole a 4 bit)




A.A. 2008-09 1° trimestre

Dott. M. Andreotti

## Logica per A=B (per parole a 4 bit)




#### Le funzioni di eguaglianza:




## Logica per A>B si può ricavare in diversi modi...

## 85 4-BIT MAGNITUDE COMPARATORS


SN5485, SN54LS85, SN54S85 . . . J OR W PACKAGE SN7485 : . . N PACKAGE SN74LS85, SN74S85 . . . D OR N PACKAGE (TOP VIEW)







#### **FUNCTION TABLE**

	COMPARING CASCADING OUTPUTS INPUTS INPUTS								
A3, B3	A2, B2	A1, B1	A0, B0	A > B	A < B	A = B	A > B	A < B	A = 8
A3 > B3	×	×	×	×	×	×	н	Ł	L
A3 < B3	×	×	×	×	×	x	L	н	L
A3 = B3	A2 > B2	×	×	×	×	×	н	L	L
A3 = B3	A2 < B2	×	×	×	x	x	L	н	L
A3 = B2	A2 = B2	A1 > B1	×	×	×	×	н	L	L
A3 = B3	A2 = B2	A1 < B1	x	×	×	×	Ł	н	L
A2 = B3	A2 = B2	A1 = B1	A0 > B0	×	×	×	н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 < B0	×	x	×	L	н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	н	L	L	н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	н	L	L	н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	x	×	н	L	L	н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	н	н	L	L	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	L	н	н	L









A.A. 2008-09 1° trimestre

Dott. M. Andreotti

#### Le funzioni di eguaglianza nel 7485:




#### Funzione A>B nel 7485:




Dott. M. Andreotti

A.A. 2008-09 1° trimestre

## Applicazione di 2 '85 per confrontare 2 parole da 8 bit



## Confronto di 2 parole da 24 bit



A.A. 2008-09 1° trimestre

## Perchè il comparatore?

- Serve per confrontare due numeri (ovvio)
- ➢ Il risultato del confronto serve per le operazioni fra numeri binari da eseguire con circuiti logici...
  - → realizziamo un circuito per la somma
  - → ma con la somma possiamo eseguire anche sottrazioni
  - → per decidere come *sottrarre sommando* dobbiamo confrontare A e B...


#### Sommatori e Sottrattori



Se dobbiamo produrre un circuito per la somma dobbiamo determinare la funzione logica tramite la relativa tavola della verità.

Nel caso di 2 bit:

		XOR	- AND
Α	В	S	С
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



Si chiama mezzo sommatore ( Half Adder ) perchè?

Non tiene conto dell'eventuale riporto in ingresso!

#### Sommatori e Sottrattoti



C <sub>n-1</sub>	A <sub>n</sub>	B <sub>n</sub>	C <sub>n</sub>	S <sub>n</sub>
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


$$C_{n} = \overline{C}_{n-1}\underline{A}_{n}B_{n} + \underline{C}_{n-1}\overline{A}_{n}\underline{B}_{n} + C_{n-1}\underline{A}_{n}\overline{\underline{B}}_{n} + C_{n-1}A_{n}B_{n}$$

$$S_{n} = \overline{C}_{n-1}A_{n}B_{n} + \overline{C}_{n-1}A_{n}B_{n} + C_{n-1}\overline{A}_{n}B_{n} + C_{n-1}A_{n}B_{n}$$

$$C_n = \left(\overline{C}_{n-1} + C_{n-1}\right)A_nB_n + C_{n-1}\left(\overline{A}_nB_n + A_n\overline{B}_n\right) = A_nB_n + C_{n-1}\left(A_n \oplus B_n\right)$$


$$S_{n} = \overline{C}_{n-1} \left( \overline{A}_{n} B_{n} + A_{n} \overline{B}_{n} \right) + C_{n-1} \left( \overline{A}_{n} \overline{B}_{n} + A_{n} B_{n} \right) = C_{n-1} \oplus \left( A_{n} \oplus B_{n} \right)$$

## **Full adder**




C <sub>n-1</sub>	A <sub>n</sub>	B <sub>n</sub>	C <sub>n</sub>	S <sub>n</sub>	C <sub>n1</sub>	C <sub>n2</sub>
0	0	0	0	0	0	0
0	0	1	0	1	0	0
0	1	0	0	1	0	0
0	1	1	1	0	1	0
1	0	0	0	1	0	0
1	0	1	1	0	0	1
1	1	0	1	0	0	1
1	1	1	1	1	1	0

## Sommatore binario parallelo a 4 bit realizzato con 4 sommatori completi in cascata:



✓ ritardi diversi per le diverse uscite, il riporto C<sub>3</sub> arriva dopo tutto il resto


Sommatore binario seriale a n bit realizzato con 1 sommatore completo con retroazione del riporto:




- ✓ l'operazione di somma è eseguita in serie dai bit meno significativi ai bit più significativi
- ✓ il riporto precedente viene tenuto in memoria da un FF-D per essere sommato alla somma successiva

✓ l'inserimento dei bit e del riporto deve essere sincronizzato
 → il riporto deve essere opportunamente ritardato


#### Confronto fra sommatore parallelo e seriale







- ✓ il sommatore parallelo è più veloce del seriale, ma ha bisogno di un determinato numero di moduli
- ✓ il sommatore seriale è più lento del parallelo e deve essere sincronizzato, ma è necessario solo un modulo

Full Adder with Fast Carry: esegue i riporti in parallelo




#### SN54F283, SN74F283 4-BIT BINARY FULL ADDERS WITH FAST CARRY







#### Il FULL ADDER con <u>fast carry</u> è formato da più moduli di questo tipo:




✓ stesso numero di porte per ogni singola funzione
 → I bit S<sub>i</sub> e C<sub>n</sub> compaiono all'uscita senza ritardi





È equivalente a:



 $S_2$  : L' unica differenza è il blocco seguente:

$$X_{1} = \overline{A_{1} + B_{1}}$$

$$Y_{1} = \overline{A_{1}B_{1}}$$

$$C_{1} = \overline{\overline{C_{0}} \overline{A_{1}B_{1}} + \overline{A_{1} + B_{1}}}$$

Con  $C_1$  che si aggiunge alla somma di  $A_2$   $B_2$  ma:

$$C_{1} = \overline{C_{0}} \overline{A_{1}} \overline{B_{1}} (A_{1} + B_{1}) = (C_{0} + A_{1}B_{1}) \cdot (A_{1} + B_{1})$$
$$= C_{0}A_{1} + C_{0}B_{1} + A_{1}B_{1} = C_{0}(A_{1} + B_{1}) + A_{1}B_{1}$$


$$C_{1} = \overline{\overline{C_{0}}} \overline{A_{1}} \overline{B_{1}} (A_{1} + B_{1}) = (C_{0} + A_{1}B_{1}) \cdot (A_{1} + B_{1})$$
$$= C_{0}A_{1} + C_{0}B_{1} + A_{1}B_{1} = C_{0}(A_{1} + B_{1}) + A_{1}B_{1}$$

C <sub>0</sub>	<b>A</b> <sub>1</sub>	B <sub>1</sub>	C <sub>1</sub>	A <sub>1</sub> *B <sub>1</sub>	A <sub>1</sub> +B <sub>1</sub>	$C_0(A_1+B_1)$
0	0	0	0	0	0	0
0	0	1	0	0	1	0
0	1	0	0	0	1	0
0	1	1	1	1	0	0
1	1	0	1	0	1	1
1	0	1	1	0	1	1
1	0	0	0	0	0	0
1	1	1	1	1	1	1

 $C_1$  è vera se sono veri o l'uno  $(A_1=B_1=1)$  o l'altro:  $A_1$  o  $B_1$  =1 e c' è un riporto precedente  $(C_0=1)$ 

#### **Decodificatori e Codificatori**


#### **Decodificatore (Demux)**



$$D = 1$$


$$Z = O_0$$

$$Y = O_1$$



S = numero binario (0, 1)

O<sub>0</sub> uscita che corrisponde al numero decimale 0 O<sub>1</sub> uscita che corrisponde al numero decimale 1




 $S_1S_0 = numero binario (00, 01, 10, 11)$ 

 ${\rm O_0}$  uscita che corrisponde al numero decimale 0  ${\rm O_1}$  uscita che corrisponde al numero decimale 1  ${\rm O_2}$  uscita che corrisponde al numero decimale 2  ${\rm O_3}$  uscita che corrisponde al numero decimale 3

- > Demux: decodifica in decimale un numero binario
  - ✓ bit selezione costituiscono la parola binaria
  - ✓ ogni linea di uscita corrisponde ad un numero decimale

#### **Codificatore**

- > svolge la funzione inversa di un decodificatore
  - ✓ n linee di ingresso, ognuna corrispondente ad un numero decimale
  - ✓ N linee di uscite che costituiscono i bit della parola binaria corrispondente al numero decimale selezionato dalla linea di ingresso




 $B_1B_0$  = numero binario (00, 01, 10, 11)

 $L_0$  linea d'ingresso che corrisponde al numero decimale 0  $L_1$  linea d'ingresso che corrisponde al numero decimale 1  $L_2$  linea d'ingresso che corrisponde al numero decimale 2  $L_3$  linea d'ingresso che corrisponde al numero decimale 3


#### non è un MUX

#### **Codificatore**

➤ In realtà viene realizzato con una matrice di diodi




➤ Ma noi come esercitazione di laboratorio lo vogliamo realizzare con le porte logiche ... con una modifica



#### **Codificatore**


> esercitazione di laboratorio



Ogni combinazione con più di un L=1 darà  $B_1B_0=00$  e E=1

- ➤ Siccome noi pilotiamo L, potremmo anche accenderne più di una alla volta → nessun numero binario corrisponde a più linee accese → introduciamo l'indicatore di errore
- > come facciamo?
- Suggerimento: non è necessario scrivere tutta la tavola della verità

#### **Decodificatore + Codificatore → ROM** (Read Only Memory)



➤ Conversione di un codice a M-bit → codice a N-bit

# ELETTRONICA DEI SISTEMI DIGITALI Parte III

Corso di Laurea in Informatica e TFI Anno Accademico 2007-2008

## **Logica Combinatoria** → **Logica Sequenziale**

Fino ad ora abbiamo considerato solo: LOGICA COMBINATORIA che non ha "memoria":


lo stato delle uscite al tempo T è univocamente determinato dallo stato degli ingressi allo stesso istante

Sappiamo che esiste anche una: LOGICA SEQUENZIALE che si "ricorda" della storia precedente:


lo stato delle uscite al tempo T dipende dagli stati che gli ingressi hanno assunto in tempi precedenti a T

La <u>logica sequenziale</u> si basa sul concetto di bistabilità (multiviratori):

- 1. Circuiti astabili
- 2. Circuiti monostabili
- 3. Circuiti bistabili



A.A. 2008-09 1° trimestre



Α	В	Q	Q	
0	0	???	???	•
0	1	1	0	<
1	0	0	1	<
1	1	???	???	•








Ma quali problemi ha?

## **NON CI SONO INGRESSI!!!**

Realizziamo un circuito simile con ingressi


### Facciamo gli invertitori con NAND (o NOR)



$$Q=0 \rightarrow A=1, B=0 o 1 (A=1, B=1)$$


$$Q=1 \rightarrow A=0, B=1 (A=1, B=1)$$

$$A = 0, B = 0 \rightarrow Q = \overline{Q} \quad ???$$




 $2(3) \rightarrow 4$  Q invariato  $2,3 \rightarrow 2,3$  Q varia

### Facciamo gli invertitori con NOR




$A \mid$	B	$Q_{n+1}$
0	0	$Q_n$

I nomi assegnati ad A e B sono arbitrari, notazione standard è questa:




A=1 resetta Q=0 → B=R

B=1 setta Q=1 → B=S



$\boldsymbol{A}$	В	$Q_{n+1}$	
0	0	n.p.	
0	1	1	$\rightarrow$ A=0 setta Q=1 $\rightarrow$ $A = \overline{S}$
1	0	0	> B=1 resetta Q=0 → $B = \overline{R}$
1	1	$Q_n$	Comunque sia si deve


Comunque sia si deve sempre far riferimento alla tavola della verità




#### NB


Hanno comportamento bistabile: sotto l' effetto di uno stimolo di comando in ingresso (S,R) generano uno stato stabile in uscita (Q,Q) che permane anche una volta cessato il comando

A.A. 2008-09 1° trimestre




S	R	$Q_{n+1}$
0	0	$Q_n$
0	1	0
1	0	1
1	1	n.p.






$\overline{S}$	$\overline{R}$	$Q_{n+1}$
1	1	$Q_n$
0	1	1
1	0	0
0	0	$\mid n.p.$



### **Attenzione:**

- 1. Quali associamo ai circuiti realizzati con sole NOR e sole NAND?
- 2. <u>si attiva un solo ingresso per volta</u>
- 3. <u>Il circuito è"sincronizzabile" ( abilitazione)</u>
- 4. <u>In uno stesso FF si possono avere ingressi attivi alti e attivi bassi</u>


### FLIP FLOP..... con abilitazione



A.A. 2008-09 1° trimestre

Dott. M. Andreotti

185



#### Se usiamo l' ENABLE:

- 1. Per bloccare o meno il FF: comportamento banale
- 2. Per configurare i dati (S,R) per avere una certa uscita (Q,Q) in un certo istante (E): comportamento più furbo


### E=CK

In sostanza si hanno due modi:


- 1. Abilitare il FF: E fisso mentre variano S e R
- 2. Ritardare opportunamente il FF: R e S sono stabili prima e durante un impulso ( ciclo ?) di clock ( E )

Il FF è una cella di memoria a un bit. Es: 7475, 7477......

### LATCH "trasparente"





$\boldsymbol{E}$	D	$Q_{n+1}$
0	X	$Q_n$
1	D	D



A.A. 2008-09 1° trimestre

Dott. M. Andreotti





#### FUNCTION TABLE (each latch)

INPUTS		OUTPUTS	
D	С	a	ā
L	н	L	н
н	н	н	L
×	L	Q <sub>0</sub>	$\overline{a}_0$


H = high level, L = low level, X = irrelevant


Q0 = the level of Q before the high-to-low transition of G

Esistono altri tipi di FF: Toggle: usato nei contatori, frequenzimetri, divisori ecc. ecc.

- Cambia stato in uscita ad ogni impulso di clock;
- > Attenzione:non deve essere trasparente!

Proviamo infatti a modificare il nostro LATCH







$\boldsymbol{E}$	D	$Q_{n+1}$		$\boldsymbol{\mathit{E}}$	D	$Q_{n+1}$
0	X	$Q_n$	$D = \overline{O}$	0	X	$Q_n$
1	D	D	<del></del>	1	$\overline{Q_n}$	$\overline{Q}_n$

$$CK = \begin{bmatrix} S & Q \\ \hline R & \overline{Q} \end{bmatrix}$$

$$\Rightarrow Q_{n+1} = \overline{Q_n} \Rightarrow Q_{n+2} = \overline{Q_{n+1}} = \overline{Q_n} = Q_n$$



- → l'uscita Q oscilla
- → è sincronizzata con il clock???




$\boldsymbol{E}$	D	$Q_{n+1}$
0	X	$Q_n$
1	$\overline{Q_n}$	$\overline{Q_n}$

→ l'oscillazione si dovrebbe avere solo quando E=1 (in realtà non oscilla per niente)

> **Ma non funziona!!!** A causa della trasparenza


#### Proviamo infatti a modificare il nostro LATCH




Ma non funziona!!!
A causa della trasparenza




### 1. Ritardo nullo






Ma non funziona!!!
A causa della trasparenza




# Per capire il fenomeno oscillazioni dobbiamo studiare i Tempi di propagazione dei segnali e di reazione delle porte




Siamo interessati al caso di CK=1

→ Usiamo un circuito più semplice

→ Prendiamo un FFSR senza CK e colleghiamo




### Tempi di propagazione nelle connessioni e nelle porte




A.A. 2008-09 1° trimestre Dott. M. Andreotti

### Tempi di salita e di discesa dei segnali




### Riepilogo sui tempi in gioco




- → Si verifica il fenomeno di CORSA CRITICA

- → le uscite oscillano
- → la frequenza di oscillazione dipende dai ritardi interni l'oscillazione è difficile da vedere




### Riepilogo sui tempi in gioco



- → Tempi di salita e discesa non nulli
  - → FF QUASI IDEALE con tempi simili
  - → FF REALE con tempi diversi
- > Se FF è QUASI ideale (cioè tempi di propagazione molto simili):

lo stato delle uscite diventa Metastabile e dopo un certo tempo ritornerà random fra uno




- Uno stato metastabile e caratterizzato da un valore di tensione compreso fra il livello logico 0 e 1
- La probabilità che si verifichi uno stato metastabile decresce esponenzialmente con il tempo

> Se FF è REALE (cioè tempi di propagazione diversi):

si ottiene sempre lo stesso stato delle uscite. Possiamo capire meglio questo con un altro esempio che introduciamo ora e studieremo in LAB.

### Altro caso di comportamento anomalo

### Simultanea attivazione e disattivazione degli ingressi




Comportamento 00→11 realizzato in lab:

→ dal lab vedremo risultati ambigui...

→ non appare chiaro cosa succede con 00→11

# Simultanea 00→11: comportamento ideale corsa critica

FF ideale → ritardi delle 2 porte e delle retroazioni esattamente uguali



FF ideale  $\rightarrow$  le uscite oscillano (00 $\rightarrow$ 11 $\rightarrow$ 00 $\rightarrow$  ...) (corsa critica)


→ la frequenza di oscillazione dipende dai ritardi interni l'oscillazione è difficile da vedere

# Simultanea 00→11: comportamento reale dal Lab metastabilità

- Se FF è QUASI ideale (cioè tempi di propagazione molto simili): lo stato delle uscite diventa Metastabile e dopo un certo tempo ritornerà random fra uno dei 2 possibili situazione che si verifica nei casi
- ➤ Se FF è *REALE* (cioè tempi di propagazione diversi): si ottiene sempre lo stesso stato delle uscite
- ✓ Uno stato metastabile e caratterizzato da un valore di tensione compreso fra il livello logico 0 e 1
- ✓ La probabilità che si verifichi uno stato metastabile decresce esponenzialmente con il tempo
- ✓ In laboratorio faremo alcune prove, poi interpreteremo i risultati ottenuti...

### Ritorniamo al FF-Toogle, dobbiamo risolvere il problema trasparenza


Tipica struttura non trasparente: *Master-Slave* 



1° trimestre

Dott. M. Andreotti


La struttura non trasparente risolve il problema del tempo di propagazione...



A.A. 2008-09 1° trimestre


Dott. M. Andreotti

# Verifichiamo la NON-Trasparenza del Master-Slave



A.A. 2008-09 1° trimestre

# **Master-Slave come memoria non trasparente**




Usando un Ck negato si invertono le commutazioni sui fronti di salita e discesa


# FF Master-Slave tipo-D (Delay) DCKE(CK)Al tempo $T_{n+1}$ Q assume il valore assunto da D al tempo T<sub>n</sub>

# FF Master-Slave tipo-T (Toggle)


Retroazione: Q → S₁
 Retroazione: Q → R₁



# FF Master-Slave tipo-T (Toggle)




# Abbiamo realizzato un **FF Toggle** basandoci sulla retroazione ingresso- uscita



T	$Q_n$	$Q_{n+1}$
0	0	0
1	1	1
<b>\</b>	0	1
<b>\</b>	1	0


E' un divisore per due che commuta sul fronte:




T	$Q_n$	$Q_{n+1}$
0	0	0
1	1	1
$\uparrow$	0	1
$\uparrow$	1	0

# FF tipo J-K (trasparente) – Tavola della verità

### Risolve il problema della configurazione non permessa del FF-SR



Aggiungiamo 2 porte AND ad un FF SR



J	K	$S = J\overline{Q_n}$	$R = KQ_n$	$Q_{n+1}$
0	0	0	0	$Q_n$
0	1	0	$Q_n$	$0_{nota1}$
1	0	$\overline{Q_n}$	0	$1_{nota2}$
1	1	$\overline{Q_n}$	$Q_n$	$\overline{Q_n}$ : $Toogle_{nota3}$

**nota1:** se  $Q_n=0$  non c'è commutazione; se  $Q_n=1$  si ha un "RESET"

**nota2:** se  $Q_n=1$  non c'è commutazione; se è  $Q_n=0$  si ha un "SET"

nota3: c'è il problema della trasparenza

che sappiamo risolvere

# FF tipo J-K (trasparente) – analizziamo le note

J	K	$S = J \overline{Q_n}$	$R = KQ_n$	$Q_{n+1}$
0	0	0	0	$Q_n$
0	1	0	$Q_n$	$0_{nota1}$
1	0	$\overline{Q_n}$	0	$1_{nota2}$
1	1	$\overline{Q_n}$	$Q_n$	$\overline{Q_n}$ : $Toogle_{nota3}$

**nota1:** se  $Q_n=0$  non c'è commutazione; se  $Q_n=1$  si ha un "RESET"

**nota2:** se  $Q_n=1$  non c'è commutazione; se è  $Q_n=0$  si ha un "SET"

nota3: c'è il problema della trasparenza

che sappiamo risolvere


**nota1:** se  $Q_n=0$  non c'è commutazione; se  $Q_n=1$  si ha un "RESET"

**nota2:** se  $Q_n=1$  non c'è commutazione; se è  $Q_n=0$  si ha un "SET"

$$\frac{S}{Q_n} = 0 \quad 0 \quad Q_n = 1 \quad \text{memorizza 1} \Rightarrow \frac{J \mid K \mid Q_{n+1}}{1 \mid 0 \mid 1}$$

$$\frac{Q_n}{Q_n} = 1 \quad 0 \quad 1 \quad \text{setta a 1}$$

# FF tipo J-K (trasparente) – riepilogo




$\boldsymbol{J}$	K	$Q_{n+1}$
0	0	$Q_n$
0	1	1
1	0	0
1	$\mid 1 \mid$	$\overline{Q_n}$

Il problema della trasparenza si risolve usando un FF-SR-MS

# FF tipo J-K (trasparente) con Preset e Clear


Prendiamo un FF-SR con NAND (con clock) e sostituiamo



1° trimestre


### FF-JK Tavola della verità

FF JK ha due variabili di ingresso in più: Pr e Cr. temporaneamente consideriamo Pr=Cr=1 in modo da abilitare le porte NAND



# FF-JK Tavola della verità - note

J	K	$\overline{S} = \overline{J}\overline{\overline{Q_n}}$	$\overline{R} = \overline{KQ_n}$	$Q_{n+1}$
0	0	1	1	$Q_n$
0	1	1	$\overline{Q_n}$	$0_{nota1}$
1	0	$Q_n$	1	$1_{nota2}$
1	1	$Q_n$	$\overline{Q_n}$	$\overline{Q_n}$ : $Toogle_{nota3}$



Pr


**nota1:** se  $Q_n = 0 \Rightarrow \overline{Q_n} = 1$  non c'è commutazione; se  $Q_n = 1 \Rightarrow \overline{Q_n} = 0$  si ha un "**RESET**"

$\overline{S}$	$\overline{R}$	$Q_{n+1}$	stato	<i>V</i>	
1	$\overline{Q_n} = 1$	$Q_n = 0$	$memorizza 0 \Rightarrow \frac{J}{Q}$	Λ 1	$\mathcal{Q}_{n+1}$
1	$\overline{Q_n} = 0$	0	resetta a 0	1	U

**nota2:** se  $Q_n=1$  non c'è commutazione; se è  $Q_n=0$  si ha un "SET"

$\overline{S}$	$\overline{R}$	$Q_{n+1}$	stato	I	<i> </i>	
$\overline{Q_n} = 1$	1	$Q_n = 1$	memorizza 1 ⇒	$>\frac{J}{1}$	V	$\frac{\mathcal{Q}_{n+1}}{1}$
$Q_n = 0$	1	1	setta a 1	1	0	1

#### FF-JK Variabili Pr e Cr e Ck=0



#### FF-JK Variabili sincrone e asincrone

J e K sono variabili sincrone: modificano l'uscita Q solo quando il Ck abilita il FF

> Pr e Cr sono variabili asincrone: modificano l'uscita Q indipendentemente


dallo stato del Ck

per Ck = 0 o 1 Pr e Cr agiscono in modi diversi

**Pr = Preset (preassegnazione)** 

**Cr = Clear (azzeramento)** 

Ck	Cr	Pr	Q	
1	1	1	tavola della verità	Abilitazione
0	0	1	0	Azzeramento
0	1	0	1	preassegnazione



Pr = Cr = 0

Ck=1 Pr,Cr variabili influenzano Q in modi diversi dalla Tab

A.A. 2008-09 1° trimestre

Dott. M. Andreotti

218


## FF tipo J-K Master-Slave

Il FF-JK descritto fin qui è trasparente: presenta lo stesso problema incontrato prima



Realizziamo il FF-JK con struttura MS

1° modo: analogamente a prima aggiungiamo 2 porte AND ad un FF SR con struttura MS





## FF tipo J-K Master-Slave


2° modo: - analogamente a prima sostituiamo s le NAND 2 Input del Master R con NAND 3 Input - aggiungiamo le opportune CKretroazioni Pr**Master Slave**  $da \overline{Q}_2$  $S_2$  $Q_2$  $Ck_2$  $Ck_1$ K  $R_{2}$  $\overline{Q}_1$  $da Q_2$ Cr


A.A. 2008-09 1° trimestre


## Riepilogo Flip-Flop















## Flip-Flop come interuttore antirimbalzo

- quando si aziona un interruttore meccanico, prima che la variabile in uscita assuma il valore stabile definito deve subire un certo numero di oscillazioni
- > il FF è un interruttore antirimbalzo
  - → infatti memorizza lo stato stabile che deve assumere



## Commutazione dei Flip-Flop (saremo vaghi... → LAB)

- ➤ I FF commutano sul fronte di discesa (o salita) di un clock:
  - → commutano seguendo le configurazioni degli ingressi e/o uscite (vedi collegamenti di retroazione)
  - → durante le commutazioni gli ingressi devono essere stabili altrimenti si possono verificare delle irregolarità
- ad esempio l'utilizzo di uno switch normale anzichè di uno antirimbalzo può portare a irregolarità


...... ma per saperne di più aspettiamo il laboratorio ......


A.A. 2008-09 1° trimestre


## Applicazione dei Flip-Flop


- > Contatori
- Registri a scorrimento


## Riepilogo Flip-Flop















#### Flip-Flop come interuttore antirimbalzo

- quando si aziona un interruttore meccanico, prima che la variabile in uscita assuma il valore stabile definito deve subire un certo numero di oscillazioni
- > il FF è un interruttore antirimbalzo
  - → infatti memorizza lo stato stabile che deve assumere



## Commutazione dei Flip-Flop (saremo vaghi... → LAB)

- > I FF commutano sul fronte di discesa (o salita) di un clock:
  - → commutano seguendo le configurazioni degli ingressi e/o uscite (vedi collegamenti di retroazione)
  - → durante le commutazioni gli ingressi devono essere stabili altrimenti si possono verificare delle irregolarità
- ad esempio l'utilizzo di uno switch normale anzichè di uno antirimbalzo può portare a irregolarità

...... ma per saperne di più aspettiamo il laboratorio ......


A.A. 2008-09 1° trimestre

## Applicazione dei Flip-Flop


- > Contatori
- Registri a scorrimento


#### **Contatore Asincrono modulo 16**

➤ Un FF-JK utilizzato come Toggle è un divisore per 2
 → possiamo realizzare un contatore con FF-T in cascata, come?



#### **Contatore Asincrono modulo 16**






A.A. 2008-09 1° trimestre

Dott. M. Andreotti

#### **Contatore Asincrono modulo 16**



TRUTH TABLE


	OUTPUTS				
COUNT	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	$Q_3$	
0	L	L	L	L	
1	Н	L	L	L	
2	L	Н	L	L	
3	Н	Н	L	L	
4	L	L	Н	L	
5	Н	L	Н	L	
6	L	Н	Н	L	
7	Н	Н	Н	L	
8	L	L	L	Н	
9	Н	L	L	Н	
10	L	Н	L	Н	
11	Н	Н	L	Н	
12	L	L	Н	Н	
13	Н	L	Н	Н	
14	L	Н	Н	Н	
15	Н	Н	Н	Н	

H = High Voltage Level, L = Low Voltage Level

#### **Contatore Asincrono (o Ripple Counter) modulo 16**


- Abbiamo realizzato un contatore con le seguenti caratteristiche:
  - → asincrono: Ck ad ogni FF arriva in tempi diversi
  - → modulo 16: può contare da 0 a 15 (4 FF, ogni FF è una cifra del num bin)
  - → avanti(a) / indietro(b): può contare in avanti (0→15) se Sel = a può contare indietro (15→0) se Sel = b
  - $\rightarrow$  Q<sub>0</sub> è il bit meno significativo (LSB)
  - → Q<sub>3</sub> è il bit più significativo (MSB)
  - → sia in avanti che indietro i bit sono sempre le uscite Q dei FF
  - → il selettore non è altro che un MUX

#### **Contatore Asincrono modulo 16 Indietro**




#### Problemi del contatore asincrono

Il tempo di propagazione del Ck (propagazione del riporto della somma) tra FF successivi può essere un problema, specialmente quando il num di FF è grande.
T₀




- ightharpoonup Se  $T_{Rtot} > T_{Ck}$ 
  - → non è possibile leggere il contenuto del contatore fra 2 impulsi di Ck
  - → introduciamo i contatori sincroni

#### **Contatore Sincrono modulo 16**



## Contatore Sincrono con riporto in serie




- II Ck arriva simultaneamente a tutti i FF
- Il riporto attraversa in serie tutte le porte di controllo

 $\rightarrow$  anche in questo caso si dovrà rispettare un  $T_{\min}$  fra due impulsi di Ck:

$$T_{\min} = T_{FF} + (n-2) \cdot T_{AND}$$






- II Ck arriva simultaneamente a tutti i FF
- > Il riporto attraversa simultaneamente le porte AND in parallelo
  - → in questo caso si riduce ulteriormente T<sub>min</sub> fra due impulsi di Ck:

$$T_{\min} = T_{FF} + T_{AND}$$

Inconveniente: necessità di utilizzare porte AND a più ingressi

#### Contatore per misurare la frequenza

- Supponiamo di avere un segnale con frequenza sconosciuta (Ck)
- Usiamo un'onda con frequenza nota (es. 0.5Hz)




$$T_{Ck} = \frac{T_R/2}{n} \Rightarrow f_{Ck} = \frac{2 \cdot n}{T_R}$$

incertezza su n  $\sigma_n = \pm 1$  (ciclo)

#### Contatore per misurare il tempo


- Supponiamo di avere un segnale con frequenza sconosciuta (Ck)
- Usiamo un'onda con frequenza nota



- Frequenze elevate del rif → conveniente misurare tempi
- ➤ Frequenze basse del rif → conveniente misurare frequenze

## Registro a scorrimento

- > Un FF memorizza una parola di 1 bit
  - → con più FF possiamo memorizzare parole a più bit
  - → ogni bit viene inserito ad ogni ciclo di Ck
  - → si inseriscono i bit dal meno significativo a più significativo



Ad ogni ciclo di Ck il bit si sposta da Q<sub>n</sub> a Q<sub>n-1</sub>
 → il bit scorre verso destra → registro a scorrimento

#### Registro a scorrimento: un esempio

- Supponiamo di voler memorizzare il numero 1101:
  - → inseriamo la cifra meno significativa (1°)

D=1, si compie un ciclo di Ck 
$$(0\rightarrow1\rightarrow0)$$
  $\rightarrow Q_3=1$ 

→ inseriamo la 2° cifra


→ inseriamo la 3° cifra

→ inseriamo la 4° cifra

$$\rightarrow$$
 Q<sub>3</sub>=0 Q<sub>2</sub>=1

$$\rightarrow$$
 Q<sub>3</sub>=1 Q<sub>2</sub>=0 Q<sub>1</sub>=1


$$\rightarrow$$
 Q<sub>3</sub>=1 Q<sub>2</sub>=1 Q<sub>1</sub>=0 Q<sub>0</sub>=1




#### D deve rimanere stabile per tutto il ciclo di Ck di memorizzazione

## Tipi di Registri a scorrimento: SIPO, SISO, PISO, PIPO

- Il registro appena studiato e di tipo SIPO:
  - → Serial Input Parallel Output
- > Gli ingressi vengono inseriti in serie
- Le uscite si attivano in parallelo




Serial/Parallel Input Serial/Parallel Output



A.A. 2008-09 1° trimestre

#### Registro a scorrimento SISO




- → Si inserisce il numero in seriale (come prima)
- → Si pone D=0
- → Il numero si legge usando solo l'uscita Q<sub>0</sub>
- → Si inviano n(3) cicli di Ck in modo da far assumere all'uscita Q<sub>0</sub> in successione ad ogni ciclo il valore di ogni cifra del numero

dalla meno significativa (dopo 0 cicli) → più significativa (dopo 3 cicli)

## Registro a scorrimento PISO

#### → Parallel Input Serial Output




- → L'inserimento avviene in parallelo con Pr e Cr
- → La lettura avviene in serie come in SISO

## Registro a "scorrimento" PIPO

#### → Parallel Input Parallel Output

In questo caso non è più un registro a scorrimento perché la parola non scorre all'interno del registro.



- → L'inserimento avviene in parallelo con Pr e Cr
- → La lettura avviene in parallelo (banale)

## Registro a scorrimento come divisore per 2

Memorizziamo una certa parola

- → Portiamo l'Ingresso seriale a 0
- Dopo un ciclo di Ck la parola si sposta tutta  $\rightarrow$  0101  $\rightarrow$  5<sub>10</sub> a destra perdendo l'ultimo bit

→ La parola risultante risulta la metà (approssimata per difetto) della parola iniziale

 $\rightarrow$  11/2=5.5  $\Rightarrow$  5<sub>10</sub>

Prendiamo in generale un numero binario


Consideriamo quello shiftato

Facciamo la divisione

✓ se il resto  $A_0=0$  → il risultato è

#### **Memoria Dinamica o Circolare**


- Prendiamo un registro a scorrimento di tipo PISO
- Facciamo un collegamento di retroazione  $Q_0 \rightarrow$  ingresso seriale



- Impostiamo un numero in modo parallelo (Pr, Cr)
- Applicando continuamente un Ck, all'interno del registro scorre sempre la sequenza impostata all'inizio
  - → memoria dinamica o circolare

#### **Contatore ad Anello**


- Realizziamo una memoria circolare con N FF
- ► Preassegnamo  $Q_0=1$  e  $Q_1=Q_{N-1}=0$
- > Dopo n (n<N) impulsi di Ck →  $Q_{N-n}=1$  e tutti  $Q_i=0$ 
  - → dalla posizione in cui si trova 1 riusciamo a determinare quanti impulsi di Ck sono stati eseguiti



- → Contatore
- → Abilitatore in tempi differenti
- → Divisore per N, in quanto si ha un impulso all'uscita Q<sub>0</sub> ogni N impulsi di Ck

#### **Contatore ad Anello Incrociato**

- Prendiamo un registro a scorrimento di tipo PISO
- Facciamo un collegamento di retroazione  $Q_0 \rightarrow$  ingresso seriale




- $\rightarrow$  Preassegnamo tutte le uscite a 0 ( $\rightarrow \overline{Q}_0=1$ )
- → Dopo N impulsi di Ck le uscite sono tutte a 1
- → Dopo altri N impulsi saranno di nuovo tutte a 0
- → Si ritorna alla condizione iniziale dopo 2N impulsi di Ck
- → Divisore per 2N, contatore per 2N


## Contatore (ad Anello Incrociato) per 2N

Chiamato anche contatore Moebius o contatore Johnson

N° cicli	$Q_3$	Q <sub>2</sub>	Q <sub>1</sub>	$Q_0$
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1
8	0	0	0	0



Con un opportuno decodificatore si può contare



# Attività di Laboratorio ELETTRONICA DEI SISTEMI DIGITALI

#### Parte III

Corso di Laurea in Informatica e TFI Anno Accademico 2007-2008

# **Esperienza Contatori/Registri**

#### Comprende le prove:

- Uso di un FF-JK con Preset e Clear
- Realizzazione di un contatore binario asincrono avanti/indietro a 4 bit con 4 FF JK
- Realizzazione di un registro a scorrimento a 4 bit con 4 FF JK:
  - Funzionamento SISO,SIPO,PIPO,PISO.
- Realizzazione di un contatore ad anello.
- Realizzazione di un contatore ad anello incrociato.

#### IC da utilizzare sono

> '76: contiene 2 FF-JK con Pr a Cr


> '107 : contiene 2 FF-JK con solo Cr

> '157 : contiene 4 MUX a 2 ingressi


(oppure) '86 : contiene 3 XOR



SN5476, SN54LS76A . . . J PACKAGE SN7476 . . . N PACKAGE SN74LS76A . . . D OR N PACKAGE (TOP VIEW)



107
DUAL J-K FLIP-FLOPS WITH CLEAR



A.A. 2008-09 1° trimestre

'76
FUNCTION TABLE

	INPUTS				OUTPUTS	
PRE	CLR	CLK	J	K	a	ā
L	Н	×	х	×	н	L
H	L	×	×	×	L	н
L	L	×	×	×	нt	нt
н	н	九	L	L	α <sub>0</sub>	$\overline{a}_0$
н	н	7.	н	Ł	н	L
н	н	Λ.	L	н	L	н
н	н	V	н	н	TOGGLE	


FUNCTION TABLES

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	a a	
L	Х	Х	Х	L H	
н		L	L	QO QO	
Н		Н	L	H L	
н		L	Н	L H	
Н	工	Н	Н	TOGGLE	

'LS107A,'HC107

INPUTS				OUTPUTS	
CLEAR	CLOCK	J	K	<u>a</u>	
L	х	Х	Х	L H	
н	<b>↓</b>	L	L	Q <sub>O</sub> Q̄O	
н	1	н	L	H L	
н	<b>↓</b>	L	Н	L H	
н	1	н	Н	TOGGLE	
Н	Н	Х	Х	$a_0 \overline{a_0}$	


### **Contatore Asincrono modulo 16**




#### Provare il circuito usando:

- prima gli interruttori ( per il Ck un anti-rimbalzo) e le uscite a 4 led
- poi usare il clock della basetta ( o F.G.) ed il display a 7 segmenti.
  - Attivare Cr in varie condizioni dei restanti ingressi:cosa accade?
  - Attivare Clear e porre il Toggle a 1: che accade?
  - Azionare il selettore avanti/indietro:che succede?(occhio alle configurazioni!)
  - Mentre il contatore conta, portare il Toggle a zero: che succede?

### Registro a scorrimento con 4 FF JK (7476): SI SO, SI PO



Registro a scorrimento con 4 FF JK (7476): PISO, PIPO




A.A. 2008-09 1° trimestre Dott. M. Andreotti

255


## **Contatore ad Anello**

→ Con la retroazione Q→ingresso seriale realizziamo un contatore ad anello



### **Contatore ad Anello Incrociato**

- Prendiamo il registro a scorrimento di tipo PISO
- Facciamo un collegamento di retroazione  $Q_0 \rightarrow ingresso seriale$



> Realizziamo un contatore ad anello incrociato

# ELETTRONICA DEI SISTEMI DIGITALI

### **Parte IV**


Corso di Laurea in Informatica TFI Anno Accademico 2007-2008

### Porte Logiche con uscite: Totem Pole, Open Collector e Three-State

## **Totem Pole**

- > Tutte le porte utilizzate finora hanno uscite Totem Pole: 2 possibili stati
- ➤ Ogni IC ha un'alimentazione che ha i ruoli:
  - → Fornisce I livelli "alti" di uscita
  - → Fornisce la potenza per pilotare I circuiti di "carico" (fan-out)
  - → Non costituisce un segnale
- ➤ I livelli sono ottenuti mediante dispositivi (transistor) che funzionano come "interruttori" comandati. In questi gli stati:
  - di conduzione (interruttore chiuso)
  - di non conduzione (interruttore aperto)

sono determinati dallo stato di una variabile di comando elettrica.



 decide, in base alla logica (AND,OR,....) se l'uscita deve essere alta o bassa

### Le linee tratteggiate:

 rappresentano una "immaginaria connessione meccanica" che predispone lo stato degli interruttori

### **Totem pole**

- gli interruttori sono sempre in stati opposti
- uscita collegata a V<sub>cc</sub>->stato alto
- uscita collegata a Gnd->stato basso


### **Totem Pole**

### I Transistor sono "interruttori imperfetti":


- lo stato basso non è zero
- lo stato alto non è 5V

<u>lo stato con entrambi gli interruttori chiusi non è ammissibile!</u>
L' integrato è predisposto per evitare quella configurazione ma
bisogna evitare di:

- collegare più uscite insieme
- collegare uscite con switch logici




### Introduciamo un 3° stato d'uscita: Open Collector (Collettore Aperto)



- > Altri 2 stati dell'uscita sono:
  - → A conduzione verso massa:
    - Tensione di uscita "prossima a zero" → come prima livello Basso
  - → Open Collector:
    - Tensione di uscita come un "filo sconnesso"
      - → questa stessa uscita può essere collegata ad altre uscite OC


### Open Collector + pull up

> Resistore di pull up e wired AND (AND cablato)



➢ In questo caso l' alimentazione ha un ruolo anche nella logica:
 → gli stati possibili in questo caso sono Alto/Basso
 Vedere gli integrati '01 e '03


### Open Collector + pull up come AND cablato (wired AND)



OC → AND cablato: non è possibile realizzarlo con porte TP
TP → uscite collegate insieme con livelli diversi → corto circuito


### **Three-State: Alto/Basso/Open Collector**

- ➤ Necessità di far condividere a più uscite una stessa linea → serve lo stato OC
- > E' necessario un circuito che realizzi 3 stati d'uscita: Alto/Basso/OC



### **Three-State: Alto/Basso/Open Collector**

Bit di selezione




#### Alto/Basso

OC (alta impedenza): assumerà il valore deciso da altre uscite collegate

### Utilizzati nei sistemi complessi:


- trasferimento di dati a molti bit
- trasferimento di dati tra più blocchi
- improponibile un sistema 1bit=1filo!!
- · necessità di condividere le linee
- interfacciamento bus di dati/ utenze




Collegamento bi- direz. al bus

## Visualizzare gli stati di un'uscita

## **Totem Pole (TP)** > LED attivi alti o attivi bassi





LED AA  


$$X=0 \rightarrow LED = 0$$
  
 $X=1 \rightarrow LED = 1$ 

LED AB
$$X=0 \rightarrow LED = 1$$


$$X=1 \rightarrow LED = 0$$

## Visualizzare gli stati di un'uscita

# 








$$X=0 \rightarrow LED = 1$$

$$X=OC \rightarrow LED = 0$$

### Visualizzare gli stati di un'uscita

### Tri-State (TS)

Con un solo LED attivo basso o attivo alto non si possono visualizzare i 3 stati
 → usiamo 1 LED AB (A) e 1 LED AA (B)




1 LED AA e 1 LED AB

X=0 → LED-A = 1 LED-B = 0

X=1 → LED-A = 0 LED-B = 1

X=OC → LED-A =  $\frac{1}{2}$  LED-B =  $\frac{1}{2}$ circa metà intensità luminosa ad ogni LED è applicata  $\frac{1}{2}$ 

### **Tipico IC: buffer Tri-State**



- Le uscite assumeranno il valore OC (Alta Impedenza) quando il selettore disabilità il bufffer
- Le uscite dovranno essere abilitate una per volta !!!


# Attività di Laboratorio ELETTRONICA DEI SISTEMI DIGITALI

### Parte IV


Corso di Laurea in Informatica e TFI Anno Accademico 2007-2008

### **Comprende le prove:**

- 1. Uso di un IC 7407 e uso di dispositivi LED attivi bassi e attivi alti e loro combinazione per esaminare lo stato delle uscite TP e OC.
- 2. Uso del DMM per la misura della tensione all'uscita dell'IC in configurazione TP e OC.
- 3. Realizzazione di AND cablato.




1. Uso di un IC 7407 e uso di dispositivi LED attivi bassi e attivi alti e loro combinazione per esaminare lo stato delle uscite TP e OC.




Scrivere la tavola della verità con le indicazioni della luminosità dei led AB e AA

2. Uso del DMM per la misura della tensione all'uscita dell'IC in configurazione TP e OC.




Scrivere una tabella riportando le misure del DMM in corrispondenza dei valori di A

### 3. Realizzazione di AND cablato.



Scrivere la tabella della verità facendo le possibili combinazioni fra A e B

## In alternativa si può usare una 7401: quadrupla NAND OC:



Α	В	C	D	Y
0	X	0	X	1
0	X	X	0	1
X	0	X	0	1
X	0	0	X	1
1	1	X	X	0
X	X	1	1	0

# Attività di Laboratorio ELETTRONICA DEI SISTEMI DIGITALI

Progetti di fine corso

Corso di Laurea in Informatica e TFI Anno Accademico 2007-2008

# 1. Esperienza Sommatore/Sottrattore

### **Comprende le prove:**

- Uso di un sommatore a 4 bit in unione ad una memoria per:
  - Addizionare numeri binari
  - Sottrarre numeri binari
  - Realizzare un collegamento E.A.C. (End Around Carry)
- Abbiamo 4 switch per impostare 2 numeri
  - → usiamo una memoria (IC '95 o '75) per memorizzare un numero
  - → usiamo i 4 switch per impostare il secondo numero
- Per sottrarre dobbiamo complementare a 1 (vedi slide 3):
  - $\rightarrow$  XOR per invertire 1  $\leftarrow$  0 ( 2 IC '86 con 4 XOR)
- Sommatore
- Una logica di controllo per selezionare Somma/Sottrazione


### Sottrazione alternativa = Somma + Complemento a 1

- a. Eseguire il complemento a 1 del sottraendo
- b. Sommare il risultato di a. al minuendo
- c. Il minuendo è maggiore del sottraendo?
- d. Sommare il riporto a LSB (E.A.C.)


$$\frac{1110 - 0110 =}{0110 =} \rightarrow compl.(1) \rightarrow \frac{1001 =}{01111}$$
Lo riportiamo (EAC): 
$$\frac{1}{1000}$$


### d. Complementare il risultato e CHS

## **Schema**



### Complemento a 1






$$M = 0 \Rightarrow X_i = A_i$$

$$M = 1 \Rightarrow X_i = \overline{A_i} = 1 - A_i$$

$$\Rightarrow X_3 X_2 X_1 X_0 = 1111 - A_3 A_2 A_1 A_0$$

# Logica di controllo e complemento a 1



### minuendo > sottraendo

$$\frac{1110 - 0110 =}{\text{Lo riportiamo (EAC):}} \xrightarrow{1110 + 1001 =} 1$$

complemento a 1 sottraendo

 $\rightarrow$  M =1

 $\succ$ Alla somma sommiamo il riporto 1 → C<sub>0</sub>=1

> Nessun complemento del risultato  $\rightarrow M_2=0$ 

### sottraendo > minuendo

- ➤ complemento a 1 sottraendo → M =1
- $\rightarrow$  nessun riporto da sommare  $\rightarrow$  C<sub>0</sub>=0
- ➤ complemento della somma (e CHS indicato dal led M₂)


 $\rightarrow$  M<sub>2</sub>=1


### Logica di controllo


M=0 → somma →C<sub>4</sub> è un vero riporto M=1 → sottrazione:

- se C<sub>4</sub>=1→C<sub>0</sub>=1
   no complemento
- se C<sub>4</sub>=0→C<sub>0</sub>=0 e si complementa


M	C <sub>4</sub>	C <sub>0</sub>	M <sub>2</sub>
0	Х	0	0
1	0	0	1
1	1	1	0







# **Schema**



### **Provare il sommatore**

➤ Somma (M=0) senza riporto:

$$0101 + 0011 = 1000$$

> Somma (M=0) con riporto:


> Sottrazione (M=1) con minuendo > sottraendo:

$$1110 - 0110 = 1000$$

> Sottrazione (M=1) con sottraendo > minuendo:

$$0110 - 1110 = -1000 \rightarrow 1000 \text{ con M}_2 = 1$$


# 2. Comunicazione dati tramite Bus in comune



- Le uscite assumeranno il valore OC (Alta Impedenza) quando il selettore disabilita il bufffer
- Le uscite dovranno essere abilitate una per volta !!!

A.A. 2008-09 1° trimestre


- 3. Collaudare un buffer 74240 usando il DMM e tutti i rivelatori visti:
  - Pilotare con gli switch i dati in ingresso e l' abilitazione G



A.A. 2008-09 1° trimestre

Dott. M. Andreotti

4. Uso del buffer 3-state per la trasmissione bidirezionale di dati a 4 bit tramite bus di comunicazione e linea di indirizzo che abilita una stazione alla volta.



Due stazioni ricetrasmittenti (due gruppi frontali) comunicano attraverso un BUS di dati. Ciascuna è identificata da un codice di indirizzo (0=master;1=Slave) ed è abilitata a trasmettere solo quando il bit di indirizzo corrisponde al suo codice.

La linea GND1-GND2 è fondamentale!!!

### 3. Inserimento dati da tastiera

### Comprende le prove:

- > Realizzazione di trasmissione dati da tastiera tramite l'uso di:
  - ✓ Semplice tastierino numerico con pulsanti da 0 a 9 con contatti normalmente aperti
  - ✓ Un MUX 16-to-1 74150
  - ✓ 2 contatori sincroni 74161 con preset

#### Il circuito deve:


- Segnalare se è stato premuto un tasto sul tastierino
- > A tasto premuto generare il codice binario corrispondente

#### Esistono diversi modi per realizzare tale circuito:

- Utilizzo di un codificatore (circuito combinatorio) troppo semplice
- Metodo complesso come l'interfaccia PS/2
- Tecnica dello scanning


#### **Tecnica dello scanning**

- > Consiste nella scansione ciclica di tutti i pulsanti della tastiera:
  - ✓ Se non si trova nessun pulsante premuto si procede con lo scanning
  - ✓ Se si trova un pulsante premuto si procede alla decodifica come risultato dello scanning



- 4-bit: ciclicamente assumono tutte le combinazioni da 0000 → 1111
- Ciclicamente Output del MUX sono gli
   Input da 0 → 15
  - Se nessun pulsante è premuto → in uscita al MUX c'è sempre 0 (o 1)
  - Se un pulsante è premuto, quando i bit di selezione smistano il corrispondente ingresso in uscita
- → In uscita al MUX c'è un 1 (o 0)
- → I bit di selezione sono proprio la combinazione binaria del numero decimale premuto sulla tastiera

### Realizzazione del circuito per la tecnica dello scanning



### Esecuzione dell'esperienza

- Provare il funzionamento dei contatori
- Provare il funzionamento del MUX
- Provare la catena Tastira-MUX inserendo i 4-bit con switch
- Realizzare il circuito completo collegando un display 7-seg anche ai 4-bit
- Collaudare il circuito con un clock lento (1-10 Hz)
- Osservare cosa accade premendo più di un tasto contemporaneamente
- ➤ Collaudare il circuito a frequenze più elevate (100 1000 Hz).

### 4. Utilizzo di una Unità Aritmetico-Logica


#### Comprende le prove:

- Utilizzo di una ALU (Unità Aritmetico-Logico):
  - ✓ Operazioni logiche fra 2 parole a 4 bit
  - ✓ Operazioni aritmetiche fra 2 o più parole a 4 bit
- ☐ La ALU si utilizza in associazione con:
  - ✓ Registro per la memorizzazione di una parola
  - ✓ Contraves per l'inserimento della seconda parola

#### La ALU è provvista di 4 bit di selezione per:

- Effettuare operazioni logiche
- > Effettuare operazioni aritmetiche

### **ALU**



- ✓ A: è inserito mediante la memorizzazione di F
- ✓ B: è inserito con un contraves = 4 interruttori configurati da un comando rotativo
- √ 4-bit di selezione: usiamo i soliti switch

# Esperienza con la ALU

- ✓ Operazioni logica fra A e B
- ✓ Operazioni aritmetiche fra A e B
  - > Come si procede:
    - ✓ per inserire A, impostare B, selezionare la funzione della
       ALU F=B → A=F in quanto abbiamo la retroazione
    - ✓ Impostare B
    - √ Impostare l'operazione desiderata con i 4-bit
    - √ Verificare il risultato

# 5. Misura di tempi e frequenze


#### Comprende le prove:

- Realizzazione di un contatore di impulsi TTL a 3 cifre decimali per:
  - ✓ Misura di frequenze
  - ✓ Misura di periodi di tempo

#### IC utilizzato:

- → 3 contatori BCD (decimale codificato in binario) → 12 bit
- > 2 memorie di 6 bit
- 3 display 7-segmenti

### **contatore**



## Misure di tempi o frequenze



- ✓ Realizzare il circuito indicato nelle dispense Lab
- ✓ Utilizzarlo per la misura di frequenza e di periodo di tempo
- Segnale incognito x con f<sub>x</sub>
- Segnale di riferimento r con f<sub>r</sub> (~ 2 Hz)

Segnale incognito x con 
$$f_x$$

Segnale di riferimento r con  $f_r$  (~ 2 Hz)

 $f_x = \frac{2N}{T_r} \Rightarrow \frac{\Delta f_x}{f_x} = \frac{\Delta N}{N}$ 
 $f_x > f_r \Rightarrow x$ -Ck r-G  $\Rightarrow$  misura di frequenza

 $f_x = \frac{2N}{T_r} \Rightarrow \frac{\Delta f_x}{f_x} = \frac{\Delta N}{N}$ 
 $f_x < f_r \Rightarrow x$ -Ck r-Ck  $\Rightarrow$  misura di periodo

 $f_x = \frac{2N}{T_r} \Rightarrow \frac{\Delta T_x}{T_r} = \frac{\Delta N}{N}$ 

- > Scegliamo r secondo i seguenti criteri:
  - ✓ effettuare la miglior misura sapendo che  $\Delta$ N = ±1
  - ✓ effettuare la misura in tempi brevi

# **Altri progetti**

- > Realizzazione di un circuito per codifica Grey
- ➤ Realizzazione di circuiti per la codifica/decodifica Manchester e comunicazione dati fra 2 postazioni
- > Realizzazione di un orologio digitale per contare secondi e minuti
- > Realizzazione di un circuito per il controllo di un semaforo

This document was created with Win2PDF available at <a href="http://www.win2pdf.com">http://www.win2pdf.com</a>. The unregistered version of Win2PDF is for evaluation or non-commercial use only. This page will not be added after purchasing Win2PDF.