

# ARCHITETTURA DEI MICROPROCESSORI INTEL 8086/8088

microprocessori Intel di terza generazione

progetto originario del 1979, ancora oggi interessanti per:

1. motivi didattici: l'architettura dei processori Intel attuali (Pentium III) è un'*evoluzione* e non una *sostituzione* di quella dell'8086
2. applicazioni embedded, compatibili con la grande quantità di software esistente (tra i produttori attuali, Intersil – <http://www.intersil.com/micro/upx86.asp>)
  - address bus: 20 bit                      1M byte
  - data bus: 8 bit per l'8088, 16 bit per l'8086
  - identico formato delle istruzioni per 8088 e 8086

# Evoluzione dei processori Intel

Caratteristiche	8086/8088	80286	Pentium	Pentium III
Address bus	20 bit	24 bit	32 bit	36 bit
Data bus	16 / 8 bit	16 bit	64 bit	64 bit
Indirizzamento	1M byte	16M byte	4G byte	64G byte
Registri	16 bit	16 bit	32 bit	32 bit
Piedini pin	40	68	267	370 (FC-PGA)

## Compatibilità del software (assembler):

Intel

8086/8088 ← 80286 ← 80386 ← 80486 ← Pentium ←  
Pentium III


La compatibilità in avanti verrà interrotta dai prossimi processori a 64 bit come il Merced (era il nome originale, adesso è stato rinominato **Itanium**)

Motorola

68000 ← 68020 ← 68030 ← 68040 X **PowerPC**

Scelta di sviluppare i processori RISC PowerPC senza i vincoli della compatibilità con i micro di generazione precedente

# MEMORIA PRINCIPALE



1M byte di memoria indirizzabile

$2^{20} = 1.048.576$  locazioni di memoria di 8 bit

il primo byte ha indirizzo 0

l'ultimo byte ha indirizzo FFFFFH

Accesso a  $2^4$  blocchi di memoria di 64k byte ciascuno (segmenti)

Accesso contemporaneo a 4 blocchi di memoria di 64k byte ciascuno (segmenti) grazie a registri puntatori **CS**, **DS**, **SS**, **ES**.

# Esecuzione di un programma

Il programma è caricato in memoria centrale

Si compone di due parti fondamentali:  
istruzioni (“codice”) e dati


Il microprocessore inizia la lettura della prima istruzione a un indirizzo noto di memoria (**entry-point** del microprocessore);  
una volta letta (decodificata), esegue l’istruzione

Il microprocessore legge ed esegue l’istruzione successiva in memoria, e così via


Alcune istruzioni particolari, dette di trasferimento di controllo (“salti”, chiamate a procedura, interruzioni, ...) modificano in modo **non predicibile dal punto di vista del fetching** l’indirizzo da cui è letta la successiva istruzione da parte del micro

Ogni istruzione può o meno fare riferimento a un dato (o più dati) in memoria; in tal caso, viene calcolato l’indirizzo del dato ed eseguita un’operazione di lettura e/o scrittura all’indirizzo di memoria

# Il microprocessore o CPU (fuori)




# Il microprocessore o CPU (dentro)



Schema a blocchi


# Il microprocessore o CPU (dentro)



Flusso delle informazioni



# Il microprocessore o CPU (dentro)



# Il microprocessore o CPU: blocchi funzionali

La CPU è costituita da due blocchi funzionali:

- l'Execution Unit (EU):
  - esegue le istruzioni (fase di **execute**)
  
- il Bus Interface Unit (BIU):
  - rintraccia le istruzioni (fase di **fetch**)
  - legge gli operandi
  - scrive i risultati

La BIU è l'interfaccia con il mondo esterno al micro, la EU è il vero "motore" del microprocessore, ma senza "alimentazione" continua di operandi e istruzioni non potrebbe fare nulla.

# Execution Unit

- **esegue le istruzioni**
- **fornisce dati e indirizzi al BIU**
- **modifica registri generali e registro flag**

ALU, registri e bus interno a 16 bit (8086/8088)

L'EU non ha connessioni dirette con il bus di sistema (cioè, con il mondo esterno)

Quando l'EU deve eseguire una nuova istruzione, la ottiene dalla coda gestita dal BIU e se la coda è vuota si pone in attesa

Quando un'istruzione richiede di accedere alla memoria o a un device periferico, l'EU richiede al BIU di ottenere o memorizzare il dato

Gli indirizzi manipolati dall'EU sono di 16 bit

Il BIU effettua le operazioni che permettono di accedere all'intero spazio di memoria disponibile

# Bus Interface Unit

Il BIU esegue tutte le richieste dell'EU che coinvolgono il mondo esterno (e quindi il bus di sistema), cioè i trasferimenti di dati tra la CPU e la memoria o i dispositivi di I/O

- ❖ **calcola gli indirizzi reali a 20 bit sommando, in un sommatore dedicato, l'indirizzo del segmento e l'offset (entrambi a 16 bit)**
- ❖ **esegue il trasferimento dei dati da e verso l'EU**
- ❖ **carica le istruzioni nella coda delle istruzioni (prefetch)**

Le istruzioni caricate dal BIU nella coda sono quelle che *seguono* l'istruzione correntemente in esecuzione nell'EU

Se l'EU esegue un'istruzione di salto, il BIU svuota la coda e comincia a riempirla di nuovo a partire dal nuovo indirizzo  
in questo caso, l'EU deve aspettare che la BIU abbia acquisito la nuova istruzione da eseguire

# Pipeline delle istruzioni



# Tutti i registri del micro in una pagina

## General Purpose

**AX**    **AH** **AL**

Accumulator

**BX**    **BH** **BL**

Base

**CX**    **CH** **CL**

Count

**DX**    **DH** **DL**

Data

## Special Registers

Instr Pointer    **IP**

Flags    **FLAG**

## Segment Registers

**CS**    Code Segment

**DS**    Data Segment

**ES**    Extra Segment

**SS**    Stack Segment

## Index Registers

Stack Pointer    **SP**

Base Pointer    **BP**

Dest Index    **DI**

Source Index    **SI**

# Set di Registri

## Architettura Intel 8086

- 1) registri di dati (non allineati)
  - 4 di dati AX, BX, CX, DX
  - 4 come puntatori ed indice SP, BP, SI, DI
- 2) registri di segmento (usati per l'indirizzamento)
  - CS, DS, ES, SS
- 3) registro delle istruzioni
  - IP (usato come PC assieme a CS)
- 4) registro di stato
  - FLAG nell'8086 contiene 9 bit significativi
  - CF, AF Carry flag (riporto) e auxiliary flag (riporto BCD)
  - OF, S, ZF overflow flag , sign flag, zero flag
  - PF parity flag
  - IF,TF interrupt flag e trap flag
  - DF direction flag (per le stringhe)

# I registri generici

- Scopo primario dei registri:
  - AX è l'accumulatore: serve per numerose operazioni matematiche o per speciali trasferimenti di dati (molto utilizzato dalla ALU).
  - BX è il registro base: serve per contenere l'indirizzo di partenza durante gli indirizzamenti in memoria.
  - CX è il registro di conteggio: serve per effettuare conteggi durante cicli o ripetizioni.
  - DX è il registro dati: serve per contenere parte di dati eccedenti durante le operazioni aritmetiche e per gli indirizzi delle istruzioni di I/O.
  - SI e DI sono registri indice utilizzati principalmente durante le operazioni con stringhe di byte. Tipicamente SI punta alla sorgente, mentre DI punta alla destinazione.
  - BP è il puntatore base e, in modo molto simile a BX, serve come indirizzo di partenza, tipicamente durante l'accesso a parametri e variabili di funzioni.
  - SP è il puntatore allo stack: l'8086 ha istruzioni per la gestione di questa struttura dati direttamente nella sua architettura e questo registro viene implicitamente referenziato da tutte queste istruzioni.



# Registri Generali

Data register (AX, BX, CX, DX)

Pointer register (SP, BP)

Index register (DI, SI)

## Data Register

	15		0	
AX	AH	AL		Accumulator
BX	BH	BL		Base
CX	CH	CL		Count
DX	DH	DL		Data
	7	0 7	0	

Utilizzabili come:

registri a 16 bit (AX)

registri a 8 bit (AH e AL - AHigh e ALow)

## Pointer e Index Register

	15		0	
SP				Stack pointer
BP				Base pointer
SI				Source index
DI				Destination index

# Mancanza di Ortogonalità

Ortogonalità: possibilità per le istruzioni di utilizzare uno qualsiasi dei registri come operando

L'8086 manca di ortogonalità

Esistono:





- **istruzioni che utilizzano i registri generali in modo implicito**
  - ❖ *ad esempio: le istruzioni che agiscono sullo stack coinvolgono sempre, in modo implicito, il registro SP*
- **istruzioni che funzionano solo con particolari registri generali**
  - ❖ *ad esempio: l'istruzione per la lettura (scrittura) di un byte da una porta di I/O ha sempre il formato:*  
*IN AL, #porta                                  (OUT #porta, AL)*

# Registri di Segmento

Lo spazio di memoria indirizzabile dalla CPU è diviso in segmenti logici (massimo di 64k byte)

La CPU può accedere direttamente a 4 segmenti per volta (massimo 256k byte)

Quattro registri di segmento puntano ai quattro segmenti correntemente *attivi* :

	15		0	
CS				Code Segment
DS				Data Segment
SS				Stack Segment
ES				Extra Segment

**CS (Code Segment)** punta al segmento codice corrente: il segmento da cui vengono ottenute le istruzioni da eseguire

**SS (Stack Segment)** punta al segmento contenente lo stack corrente

**DS (Data Segment)** punta al segmento dati corrente: in genere tale segmento contiene variabili di programma

**ES (Extra Segment)** punta al segmento extra corrente: in genere anche questo segmento viene utilizzato per memorizzare dati

## Segmentazione fisica della memoria

Lo spazio di memoria viene visto come un gruppo di segmenti

Ogni segmento è un'unità logica di memoria indipendente, indirizzabile separatamente dalle altre unità:

- ❖ inizia a un indirizzo di memoria multiplo di 16
- ❖ è costituito da locazioni contigue di memoria
- ❖ è al massimo di 64k byte

I segmenti si dicono allineati ai 16 byte (o allineati al paragrafo)

Ogni segmento è identificabile univocamente dai 16 bit più significativi del suo indirizzo di partenza in memoria:

indirizzo segmento FA22h

indirizzo fisico FA220h

I quattro registri segmento puntano ai quattro segmenti correntemente utilizzabili

Ogni programma in esecuzione può accedere direttamente a:

64k byte di codice - CS

64k byte di stack - SS


128k byte di dati - DS e ES

Per accedere al codice o ai dati contenuti in altri segmenti, è necessario modificare i registri segmento in modo opportuno

## Segmentazione fisica della memoria

I segmenti possono essere comunque disposti in memoria; ad esempio:

- **contigui** (segmenti A e B)
- **disgiunti** (segmenti A e C)
- **sovrapposti parzialmente** (segmenti B e C)
- **sovrapposti totalmente** (segmenti E e F)



Una locazione della memoria fisica può essere contenuta in più segmenti

## Riferimenti a Registri specifici per la generazione di indirizzi

La mancanza di ortogonalità porta alla necessità di utilizzare registri specifici per la generazione di riferimenti a diverse parti della memoria sia dati che di programma.

TYPE OF MEMORY REFERENCE	DEFAULT SEGMENT BASE	ALTERNATE SEGMENT BASE	OFFSET
Instruction Fetch	CS	None	IP
Stack Operation	SS	None	SP
Variable (except following)	DS	CS, ES, SS	Effective Address
String Source	DS	CS, ES, SS	SI
String Destination	ES	None	DI
BP Used As Base Register	SS	CS, DS, ES	Effective Address

## Instruction Pointer IP

- registro a 16 bit IP
- viene gestito dal BIU
- contiene, in ogni istante, l'offset (cioè la distanza in byte) dell'istruzione successiva dall'inizio del segmento codice corrente (CS)

I programmi non hanno accesso diretto all'IP, ma le istruzioni lo modificano implicitamente



Il program counter classico coincide con **CS:IP**.

Infatti non si devono dimenticare i puntatori ai segmenti, per cui l'indirizzo completo è formato da indirizzo di segmento + offset all'interno del segmento.

# Registro Flag

Registro a 16 bit contenente:

6 flag di stato

3 flag di controllo

I rimanenti bit non sono utilizzati

1	1	1	1	1	1	9	8	7	6	5	4	3	2	1	0
5	4	3	2	1	0										
-	-	-	-	O	D	I	T	S	Z	-	A	-	P	-	C
				F	F	F	F	F	F		F		F		F

I flag di stato vengono modificati dall'EU in base al risultato delle operazioni logiche e aritmetiche

Esiste un gruppo di istruzioni che permette al programma di controllare il contenuto di tali flag a fini decisionali

I flag di controllo possono essere settati o azzerati dal programma al fine di modificare il comportamento della CPU



# Registro Flag

Ecco una breve descrizione del significato dei singoli bit:

- **Overflow**: Indica che operazione ha riportato un risultato troppo grande
- **Direction**: Indica se decrementare o incrementare per le istruzioni con le stringhe
- **Interrupt Flag**: Indica se le interruzioni mascherabili sono abilitate
- **Trap**: Questo flag è usato anche dai debugger per eseguire i programmi un passo alla volta. Genera un INT 3 dopo ogni istruzione
- **Sign**: Viene posto a 1 se il risultato di una operazione è negativo
- **Zero**: Abilitato se il risultato di una operazione è 0
- **Auxiliary Carry**: Indica un riporto o un prestito tra la parte bassa e quella alta di un numero. Viene usato dalle istruzioni aritmetico decimale.
- **Parity Flag**: Posto a 1 quando c'è un numero pari di bit a 1 nel risultato dell'operazione. Utilizzato dai programmi di comunicazione.
- **Carry Flag**: Indica un riporto o un prestito nella parte alta dell'ultimo risultato. Serve per realizzare istruzioni multi word.

## Generazione dell'indirizzo fisico

Un indirizzo fisico è un valore di 20 bit che identifica in modo univoco ogni byte dello spazio di memoria di 1M byte

Per trasferire dati tra la CPU e la memoria è necessario utilizzare gli indirizzi fisici

I programmi utilizzano indirizzi formati da:

- indirizzo del segmento
- offset nel segmento

entrambi quantità di 16 bit senza segno




segmento : offset

Il BIU converte la coppia segmento: offset in indirizzo fisico

Ciò avviene moltiplicando l'indirizzo del segmento per 16 e sommando al risultato l'offset nel segmento

## Generazione dell'indirizzo fisico

Lo stesso indirizzo fisico può essere ottenuto con diverse coppie segmento:offset  
L'indirizzo fisico 1000H può essere ottenuto:



con 100H:0H =  $100H * 10H + 0H$   
con F0H:100H =  $F0H * 10H + 100H$   
con E0H:200H =  $E0H * 10H + 200H$   
etc...

Il BIU ottiene la coppia segmento:offset da traslare, in modi diversi

## Generazione dell'indirizzo fisico

Le istruzioni da eseguire vengono ricavate dal segmento codice corrente, pertanto l'indirizzo fisico della successiva istruzione è dato da: CS:IP, cioè  $CS \cdot 16 + IP$

Le istruzioni che agiscono sullo stack utilizzano il segmento stack corrente:

- SS contiene l'indirizzo del segmento
- SP contiene l'offset del top dello stack

Gli operandi che fanno riferimento alla memoria (variabili di programma) di norma risiedono sul data segment corrente (DS)

però, il programma può dire al BIU di utilizzare uno qualunque dei quattro segmenti correntemente disponibili

L'offset della variabile viene invece calcolato dall'EU e dipende dalla modalità di indirizzamento specificata nell'istruzione

## Metodi di indirizzamento

- Oltre che ai registri è possibile accedere alla memoria e questo può essere fatto in molti modi. Per la precisione esistono 17 possibilità per specificare un indirizzo di memoria. Questi possono essere raggruppati in 3 categorie:
  - **Indirizzamento diretto**: si specifica l'indirizzo di memoria tramite un valore numerico detto displacement, cioè spostamento (offset). `MOV AX, [X]`
  - **Indirizzamento indiretto tramite registro base**: si specifica l'indirizzo di memoria tramite il valore contenuto in uno tra i registri base **BX** o **BP**. `MOV AX, [BX]`
  - **Indirizzamento indiretto tramite registro indice**: si specifica l'indirizzo di memoria tramite il valore contenuto in uno tra i registri indice **SI** o **DI**. `MOV AX, [DI]`
- È possibile combinare queste tre modalità ottenendo tutte le possibili combinazioni. Per ricordare le combinazioni valide è sufficiente memorizzare la tabella seguente (ognuno dei tre elementi può non essere presente):

Disp	+	BX	+	SI
		BP		DI

## Metodi di indirizzamento (2)

- Abbiamo parlato di indirizzi in memoria, ma per l'8086 l'indirizzo fisico è sempre costituito da una coppia segmento:offset.
- Le modalità di indirizzamento viste nella precedente slide si riferiscono sempre e solo al calcolo dell'offset, ovvero di un valore a 16 bit dato dalla somma dei tre possibili campi.
- Se nella modalità di indirizzamento compare il registro **BP (base pointer)**, il segmento di riferimento sarà **SS (stack segment)**, cioè l'indirizzo è relativo allo stack, altrimenti il riferimento è sempre **DS (data segment)**, cioè il segmento dati.

## Stack

- ❑ area di memoria gestita LIFO (ad esempio, può contenere i record di attivazione delle procedure)
- ❑ realizzato in memoria centrale
- ❑ definito dai registri **SS** e **SP**

In memoria possono coesistere più stack, ognuno al massimo di **64k byte** se un programma oltrepassa per errore tale limite, ...

Condizione di **stack overflow/underflow**

Un solo stack è quello corrente:


- ✓ **SS** contiene l'indirizzo del segmento stack
- ✓ **SP** contiene l'offset del top dello stack

Lo stack cresce (si riempie) andando dagli indirizzi alti a quelli bassi:

l'indirizzo di base dello stack (contenuto in **SS**) non è quindi il bottom dello stack

Ovvero: **SS** contiene l'indirizzo del TOP dello stack, del primo indirizzo (il più basso), **SP** invece parte dall'indirizzo più alto (BOTTOM) e si decrementa ad ogni PUSH di un dato sullo stack, fino a riempirsi completamente (arrivando al TOP).

# Stack una immagine fisica di stack in memoria





# Stack


Le istruzioni che operano sullo stack trasferiscono **due byte per volta** (una word)

Operazione di **push**:

- $SP \rightarrow SP - 2$
- scrittura di una word al nuovo top

Operazione di **pop**:

- lettura di una word dal top
- $SP \rightarrow SP + 2$



# Interrupt

Un interrupt (interruzione) è un evento che si verifica in momenti non prevedibili. L'effetto è quello di trasferire il controllo a una nuova locazione di memoria, in cui è collocata una procedura, detta routine di servizio dell'interrupt. Al termine della procedura, si rientra nel programma principale.

Gli interrupt possono essere:

- hardware
- software

Gli **interrupt hardware**:

- hanno origine dalla logica esterna
- permettono di gestire eventi asincroni

si dividono in:

- mascherabili - riconosciuti a livello
- non mascherabili (NMI) - riconosciuto a fronte

Gli **interrupt software**:

- hanno origine dall'esecuzione del programma:
  - direttamente (**trap**)

(per es., l'esecuzione di un'istruzione **INT**)

- indirettamente (**exceptions**) - condizioni eccezionali (per es., una divisione per zero)

## Gli interrupt nell'8086

Le locazioni da 0H a 3FFH contengono una tabella (**Interrupt Vector Table**) con **256 ingressi**

Ogni ingresso contiene due valori di 16 bit che forniscono l'indirizzo della routine di servizio dell'interrupt e **che vengono caricati nei registri CS e IP** quando l'interrupt viene accettato

I primi cinque elementi della tabella sono dedicati a particolari tipi di interrupt predefiniti nell'8086


I successivi 27 elementi sono riservati all'hardware del sistema di elaborazione e non devono essere utilizzati

I rimanenti elementi (da 32 a 255) sono disponibili per le routine di servizio e del sistema operativo dell'utente

Un programma può **anche** generare esplicitamente un interrupt di tipo n, mediante l'istruzione **INT n**

- Netta separazione di ambienti tra il programma e la procedura
- Trasferimento del controllo a routine attraverso indirizzi non noti al programma

# Organizzazione della memoria: entry point e vector table



## Esempi:

**Interrupt 0** (Divide Error) - segnala un errore durante un'operazione di divisione (ad es., divisione per zero)

**Interrupt 1** (Single Step) - un'istruzione dopo il settaggio di TF (permette di eseguire una singola istruzione all'interno di un programma - utilizzato dal debugger)

**Interrupt 2** (Non-Maskable Interrupt) - è l'interrupt hardware di priorità più alta e non è mascherabile - di norma, è riservato ad eventi importanti e urgenti (ad es., una caduta di tensione, un errore nella memoria, un errore sul bus di sistema)

**Interrupt 3** (One Byte Interrupt) - utilizzato dal debugger per i breakpoint

**Interrupt 4** (Interrupt on Overflow) - condizione di overflow (OF = 1) e viene eseguita l'istruzione INTO; permette di gestire l'eventuale condizione di overflow

## Servizio di un interrupt

### A livello hardware:

- viene eseguita una push dei registri flags, CS e IP per salvare la situazione corrente e poterla ripristinare al termine del servizio
- vengono caricati i nuovi valori di CS e IP dalla tabella degli interrupt
- vengono azzerati i flag TF (trap per single step) e IF (interrupt)

L'azzeramento di **IF** disabilita il riconoscimento di ulteriori interrupt hardware nella routine di servizio a meno che tale riconoscimento non venga riabilitato esplicitamente all'interno della routine di servizio stessa

La routine di servizio deve terminare con un'istruzione IRET (Interrupt **RET**urn), al fine di ripristinare correttamente la situazione presente al momento in cui si è verificata l'interruzione