



# Interfaccia con memorie




Processore ad 8 bit di data bus

# Interfaccia con le memorie




## Interfaccia con 8088

# Interfaccia con memoria e I/O




# Interfaccia con le memorie EPROM



(E)PROM

1	VPP	VCC	32
2	A16	PGM*	31
3	A15	NC	30
4	A12	A14	29
5	A7	A13	28
6	A6	A8	27
7	A5	A9	26
8	A4	A11	25
9	A3	OE*	24
10	A2	A10	23
11	A1	CE*	22
12	A0	D7	21
13	D0	D6	20
14	D1	D5	19
15	D2	D4	18
16	GND	D3	17

# Collegamento





## Temporizzazioni


- ◆ Per ottenere i dati in uscita da una memoria EPROM o SRAM, occorre che il ciclo di bus di cui il processore è master rispetti 3 tempi minimi:
  - Tacc = tempo minimo in cui gli indirizzi ai piedini devono essere stabili
  - TOE (piedino a cui si collega il comando RD della CPU) = tempo minimo da cui deve essere asserito il comando
  - TCE = tempo minimo da cui deve essere forinto il chip select
- ◆ Tipicamente  $T_{acc} \approx T_{CE} \approx 2 * TOE$
- ◆ Per scrivere i dati su una memoria SRAM, al posto di TOE occorre che sia rispettato il tempo:
  - TWE (piedino a cui si collega il comando WR della CPU) = tempo minimo da cui deve essere asserito il comando di WR insieme ai dati

# RAM (statiche)

1	NC	VCC	32
2	A16	A15	31
3	A14	CE2	30
4	A12	WR*	29
5	A7	A13	28
6	A6	A8	27
7	A5	A9	26
8	A4	A11	25
9	A3	OE*	24
10	A2	A10	23
11	A1	CE*	22
12	A0	I/O7	21
13	I/O0	I/O6	20
14	I/O1	I/O5	19
15	I/O2	I/O4	18
16	GND	I/O3	17



# Decodifica degli indirizzi




27256: esempio di memoria EPROM (32 KB)

62256: esempio di memoria RAM statica (32 KB)

Il decoder genera i segnali di chip enable come funzione dei segnali di indirizzo.


# Decodifica con decoder



Se i decoder non hanno dimensione sufficiente, è possibile combinarli gerarchicamente (in figura, un decoder 5:32 è ottenuto con la combinazione di 4 decoder 3:8).

# Decodifica con PAL

22V10



ES. 2 EPROM 64K  
4 RAM 32K

EEPROM1	FFFFFh
EEPROM2	F0000h
	E0000h
RAM4	18000h
RAM3	10000h
RAM2	08000h
RAM1	00000h

```

NAME XXX
REV. XXX
DEVICE 22V10
/* INPUTS */
PIN 1 = A19
PIN 2 = A18
PIN 3 = A17
PIN 4 = A16
PIN 5 = A15
PIN 6 = IOM

/* OUTPUTS */
PIN 14 = !CSRAM1
PIN 15 = !CSRAM2
PIN 16 = !CSRAM3
PIN 17 = !CSRAM4
PIN 18 = !CSEEPROM1
PIN 19 = !CSEEPROM2

CSRAM1 = !A19 & !A18 & !A17 & !A16 & !A15 & !IOM
CSRAM2 = !A19 & !A18 & !A17 & !A16 & A15 & !IOM
CSRAM3 = !A19 & !A18 & !A17 & A16 & !A15 & !IOM
CSRAM4 = !A19 & !A18 & !A17 & A16 & A15 & !IOM
CSEEPROM1 = A19 & A18 & A17 & A16 & !IOM
CSEEPROM2 = A19 & A18 & A17 & !A16 & !IOM

```

- Le PAL possono calcolare espressioni combinatorie in modo più flessibile dei decoder
- Le espressioni sono espresse in un qualche linguaggio simbolico (esempio, PALASM)