#### **Sommario**

## Campionamento e memoria

#### M. Favalli

Engineering Department in Ferrara



Colorador alcorador de la caración d
Introduziona
Introduzione

Latch di tipo D

(ENDIF)

Flip-flop

A contract of the advantage of the contract of the first	4.400
	990

(ENDIF) Introduzione

## Sommario

- Introduzione

◆ロ > ◆母 > ◆ き > ◆き > き の < </p> (ENDIF) Analisi e sintesi dei circuiti digitali Introduzione


- Le macchine a stati finiti necessitano di elementi di memoria controllati da un segnale di clock per realizzare un ritardo T
- Questi elementi di memoria sono anch'essi delle macchine a stati finiti di tipo asincrono
- La teoria di questi sistemi é relativamente complessa e non risulta trattabile nell'ambito di questo corso
- Ci si limiterá a considerare i meccanismi base di memorizzazione in un sistema digitale e ad analizzare il comportamento di alcuni elementi di memoria studiandone l'evoluzione dei segnali nel dominio dei tempi

troduzione

#### Introduzione

## Modello di Huffman per un sistema asincrono

- L'aggiornamento delle variabili di stato non avviene in presenza degli istanti di sincronizzazione, ma in conseguenza di eventi sugli ingressi del sistema o (su altre variabili di stato)
- La memoria é in pratica data dal ritardo associato alle porte logiche e alle interconnessioni del sistema
- Nella figura tale ritardo é concentrato sulle linee di retroazione



4□ > 4□ > 4□ > 4□ > 4□ > 900

(ENDIF)


Analisi e sintesi dei circuiti digitali

#### Fenomeni transitori

- La visione delle reti combinatorie che é stata fornita fino a questo momento é indipendente dal tempo
- In pratica, si é ipotizzato che tutte le porte logiche e quindi la rete abbiano un ritardo nullo
- Il comportamento fisico é invece piuttosto differente, in pratica, ciascun gate é caratterizzato da un ritardo di propagazione

#### **Approfondimento**

Il ritardo di propagazione di un gate é proporzionale alla sua complessitá e al suo fan-out



#### Macchine asincrone

- Il funzionamento di una macchina a stati asincrona dipende dall'evoluzione nel tempo di tutti i segnali (ingressi e variabili di stato futuro)
- Questo ne rende il comportamento dipendente dai transitori della rete combinatoria complicandone (rispetto al caso sincrono) la progettazione
- Considereremo alcuni esempi di circuiti elementari di tipo asincrono che realizzano funzionalità di memoria
- Tali circuiti verranno analizzati al livello strutturale considerando l'evoluzione dei loro segnali interni nel tempo

(ENDIF)


Introduzione

Analisi e sintesi dei circuiti digitali

6 / 2

#### Fenomeni transitori

 La risposta di una rete combinatoria al cambiamento degli ingressi non é istantanea, ma le forme d'onda dei segnali di uscita evolvono nel tempo fino ad assestarsi una volta esauriti i transitori





Introduzione

#### Introduzione

## Strumenti per l'analisi dei fenomeni transitori

- Per analizzare i fenomeni transitori, lo strumento principale é la simulazione logica
- Un simulatore é un programma in grado di ricevere in ingresso una rete logica (eventualmente caratterizzata con i ritardi di propagazione dei gate), una sequenza di stimoli e di predire l'evoluzione nel tempo dei segnali del circuito
- Il circuito puó essere descritto graficamente o mediante un apposito linguaggio per la descrizione dell'hardware

Latch di tipo D

Esistono diversi simulatori di dominio pubblico (www.tkgate.org)



(ENDIF) Analisi e sintesi dei circuiti digitali 9 / 29

#### Sommario

- Introduzione
- 2 Latch di tipo D


(ENDIF)

Flip-flop

#### Memoria

Nei sistemi digitali, si hanno due possibili modi per memorizzare un informazione

- statico: la rete contiene un ciclo non invertente (retroazione) che da luogo a un circuito bistabile che contiene due punti di equilibrio stabile corrispondenti alla memorizzazione di uno 0 e di un 1 (si noti che i punti di equilibrio risultano stabili a causa del guadagno dei gate)
- dinamico: l'informazione viene memorizzata (s)caricando un condensatore



(ENDIF)


Latch di tipo D

Analisi e sintesi dei circuiti digitali

10 / 2


## Latch (tipo D trasparente)

- Nelle memorie statiche nasce il problema di come alterare l'informazione memorizzata (scrittura)
- Un possibile approccio consiste nell'utilizzare un MPX controllato da un segnale (clk) che quando é a 1 abilita la fase di scrittura (sample) in cui viene campionato il dato D in ingresso e quando é a 0 chiude l'anello di retroazione consentendo di mantenere memorizzata (hold) l'informazione campionata



## Sampe/Hold

Cammini selezionati nelle due fasi di funzionamento del latch D



<□ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > Analisi e sintesi dei circuiti digitali


Parametri temporali del funzionamento di un latch

Latch di tipo D

- Il tempo che intercorre fra l'istante di ingresso nella fase di campionamento e l'eventuale nuovo valore di Q, viene definito tempo di risposta ( $\tau_{CO}$ )
- Il comportamento di un latch é quello corretto a condizione che alcuni condizioni siano verificate, altrimenti si possono presentare dei malfunzionamenti


## Esempio di comportamento

Analisi nel dominio dei tempi del comportamento di un D latch trasparente. Durante la fase di hold, l'uscita mantiene il valore campionato indipendentemente dai cambiamenti dell'ingresso



◆ロ > ◆母 > ◆ き > ◆き > き の < </p> (ENDIF) Analisi e sintesi dei circuiti digitali Latch di tipo D Malfunzionamento

Se il segnale di ingresso ha avuto dei cambiamenti troppo "vicini" al fronte di discesa del segnale di clock, é possibile che l'anello di retroazione venga chiuso mentre una transizione si sta ancora propagando ⇒ oscillazioni



(ENDIF)

## Tempo di setup

- Il fenomeno precedente viene definito come violazione del tempo di setup
- Il segnale di ingresso deve rimanere stabile prima dell'ingresso del componente nella fase di hold per un tempo almeno pari a quello necessario per propagare il valore di D fino a Q
- Tale tempo viene detto  $\tau_{DC}$  e nell'esempio é uguale al ritardo lungo al cammino:  $D, w_0, w_1, Q$

Latch di tipo D

	Il latch di tipo	n D é il niú la	rgamente utilizzato
•	II Ialuli ul libu	, D G II DIU IA	Tuallichie utilizzatu

Latch set - reset (SR)

- Esistono altri tipi di latch fra cui quello set reset (SR)
- Anche in questo caso si tratta di una rete asincrona che verrá analizzata in maniera diversa dal latch-D mostrando come si possa associare uno STG anche alle reti asincrone
- Si lascia per esercizio l'analisi con le forme d'onda



(ENDIF) Analisi e sintesi dei circuiti digitali


## Schema logico

- realizzazione a NAND (ne esiste la duale a NOR)
- comandi attivi bassi
  - S = 0 (set) porta l'uscita a 1
  - R = 0 (reset) porta l'uscita a 0
  - S = R = 1 (latch) memorizzazione

Analisi: nelle reti asincrone le variabili di stato possono essere individuate aprendo gli anelli di retroazione dove si suppone sia concentrato il ritardo



Latch di tipo D



(ENDIF)


(ENDIF)

Q stato futuro e q stato presente

<ロ > < 部 > < き > < き > の < で

Analisi e sintesi dei circuiti digitali

- equazione di stato futuro: Q = ((qR)'.S)' = qR + S'
- tabella delle transizioni



<ロ > < 回 > < 回 > < 巨 > < 巨 > 三 の < @

◆ロ → ◆部 → ◆ き → ◆ き → り へ ○

- Introduzione
- 2 Latch di tipo D
- Flip-flop


(ENDIF)

Analisi e sintesi dei circuiti digitali

21 / 29

# Flip-flop D master-slave

- L'idea é quella di utilizzare due latch D connessi in cascata controllati da due fasi di clock opposte
- Mentre il primo (master) campiona il dato, il secondo (slave) lo mantiene stabile in uscita riuscendo cosí ad avere l'uscita stabile per un periodo di clock
- Si puó quindi affermare che tale FF campiona mentre il master passa dallo stato di sample a quello di hold




- Nel caso delle reti sincrone si considera un istante di campionamento
- Il latch D trasparente mette invece a disposizione un intervallo di campionamento, e quindi il segnale rimane stabile non per T, ma per il periodo in cui il latch é nella fase di hold
- Per risolvere il problema esistono due soluzioni:
  - utilizzare una forma d'onda del clock con un periodo di campionamento ridotto
  - 2 utilizzare elementi di memoria (flip-flop) che campionano in presenza di un evento sul segnale di clock anziché su un livello

(ENDIF)
Analisi e sintesi dei circuiti digitali 22/29
Flip-flop D master-slave

### Analisi del comportamento di un flip-flop D

(ENDIF)



## Flip-flop D

• Tale FF puó essere impropriamente definito edge-triggered in quanto il campionamento avviene apparentemente in presenza di un evento, ma in realtá questo effetto é dovuto all'azione combinata di due campionamenti su livelli


Flip-flop

- Esistono FF detti true edge-triggered in cui effettivamente é un evento a campionare il dato in ingresso
- I parametri caratteristici del FF master-slave sono il tempo di setup del master, il tempo di risposta dello slave
- A questi si aggiunge il tempo di hold  $(\tau_{CD})$  che si misura a partire dall'evento di campionamento e durante il quale deve essere garantita la stabilitá di D

			200
(ENDIF)		Analisi e sintesi dei circuiti digitali	25 / 29
	Flip-flop		
	T lip hop		
Feedthrough			

Caso senza problemi: il ritardo del NOT é < di quello del master

Caso con problemi: il ritardo del NOT é > di quello del master




#### **Problemi**

 Nel lucido precedente la forma d'onda del clock negato é stata idealizzata supponendo che l'invertitore abbia un ritardo nullo

Flip-flop

- Nel caso reale, tale ritardo deve essere confrontato con i tempi caratteristici dei due latch
- A causa del ritardo dell'invertitore, é possibile che le due fasi di sample si sovrappongano
- Se tale periodo (uguale al ritardo dell'invertitore) é maggiore del ritardo del master in modalitá di sample, si ha un fenomeno detto feedthrough per il quale i cambiamenti del dato in ingresso si possono riflettere sull'uscita del FF
- Si noti che il ritardo dell'invertitore si somma a  $\tau_{CO}$




## Equazione caratteristica del FF di tipo D

Il FF di tipo D puó essere astratto come una macchina sincrona con la seguente equazione caratteristica (stato futuro):

$$Q_{k+1} = D_k$$


Simbolo e vincoli sulla dinamica di D e clk



# Esempi di semplici reti che utilizzano il FF D

FF di tipo D con comando di reset (*R* attivo basso) sincrono:

$$Q_{k+1} = R_k DAT_k$$



FF di tipo D con comando di write enable (WE):

$$Q_{k+1} = Q_k.WE'_k + DAT_kWE_k$$

(ENDIF)

